MeisterOek schrieb:
Also wenn bei DDR4 die höchste Spezifikation 3200 sind und es 4800 OC Ram zu kaufen gibt, also 50% mehr Geschwindigkeit, dann sind bei DDR5 doch 12600 drin oder?
Kann sein, aber nachdem man damals bei den CPU Takten in recht kurzer Zeit von 100MHz auf 1GHz gekommen ist, hat man damals auch erwartet bald 10GHz zu erreichen, aber wir wie heute wissen, sind schon 5GHz sportlich. Irgendwann stößt man halt an Limits die nur noch schwer zu überwinden sind.
Fritzler schrieb:
Daher empfehle ich dir mal etwas weniger überheblich zu sein und dir mehr Wissen anzueignen bevor du lospolterst denn sonst wirds peinlich
Peinlich bist nur du, es ging um die Aussage das man nur wegen der Datenpins den Halbleiter Interposer braucht:
Fritzler schrieb:
War das nich nur wegen der vielen Datenpins?
Klar braucht man für so viele Pins, HBM zieht ja seine hohe Bandbreite aus der hohen Datenbreite und zusätzlich nutzt man die Tatsache das man sowieso einen teuren Interposer braucht, um die Adressleitungen zu trennen, was man bei DDR RAM nie getan hat und verringert damit ein wenig die Latenz.
Auch bei DDR5 DIMM bleibt man weiterhin bei 288 Pins, aber hier ist leider nichts über die Adressleitungen:
(
Quelle)
QShambler schrieb:
Da wäre ich mir gar nicht so sicher.
Man könnte vermutlich auch beide Seiten auf den gleichen RAM Channel als DIMM1 und DIMM2 schalten, aber dann wäre die Bandbreite nur halb so hoch, da man die DIMMs an einem Channel nur nacheinander und nicht gleichzeitig ansprechen kann, sonst wäre die RAM Bandbreite bei 2 DIMM pro Channel ja besser als bei nur einem, aber dies ist ja nicht der Fall. Dafür spart man halt Verbindungen zwischen den RAM Slots und der CPU ein, hat also weniger Pins im Sockel. Ich denke nicht das wir solche Lösungen sehen werden, vielmehr dürfte es bei den CPUs mit DDR5 RAM Unterstützung dann doppelt so viele RAM Channels geben. Außerdem halte ich es für weniger wahrscheinlich das es auch Modelle geben wird die DDR4 und DDR5 unterstützen, dafür sind die Unterscheide diesmal vermutlich zu groß.
QShambler schrieb:
Ich kann mich erinnern das ich mal in dem Dell DDR3 System nen einelnes Dualrank Modul drin hatte und im System dann DualChannel angezeigt wurde.
Das kann nicht sein, da musst ein Irrtum vorliegen. Ein DDR3 Dualrank Modul kann nie als Dual Channel erkannt werden.
Ragnador schrieb:
Ich bin mir jetzt nicht ganz sicher wie ECC funktioniert, aber laufen wir dann nicht gefahr, dass der "Gaming Ram" qualitativ so an theoretischen grenzen hängt vom Takt, dass schon fehler auftreten, die dann durch ECC wieder ausgebügelt werden und im endeffekt weniger Leistung rumkommt wie bei einem langsameren.
Erstens ist das On-Die-ECC nur optional, wie ich schon schrieb und zweitens ist noch nicht klar wie sich dies auf die Performance auswirken wird, es ist ja auf dem Die selbst und sowas ist mir bisher nicht bekannt. Außerdem hat die On-Die-ECC keinen Einfluss auf den Übertragung, die ist seit DDR4 sowieso mit einer CRC verstehen um Übertragungsfehler erkennen und die Übertragung wiederholen zu können.
Ragnador schrieb:
ECC gab es ja extra als Notfall Korrektur für fehleranfällige Anwendungen.
Als Notfall würde ich dies nicht bezeichnen, RAM Fehler können immer auftreten, vor allem die Soft-Errors, also spontan (i.d.R. durch Strahlung) gekippte Bits.
Ragnador schrieb:
Vermutlich müssen wir gucken ob ECC auch bei DDR-5 abschaltbar ist
Erstmal müsste man abwarten welche Riegel überhaupt die On-Die-ECC haben werden und welchen Einfluss dies auf die Performance haben wird. Die On-Die-ECC wird vermutlich nicht abschaltbar sein, die werden die DRAM Hersteller aber auch nur dort einbauen, wo es auch nicht empfehlenswert wäre diese abzuschalten.