ghecko
Digital Caveman
- Registriert
- Juli 2008
- Beiträge
- 27.082
Das blöde ist, das jede zusätzliche Bit pro Zelle bedeutet, dass die Anzahl der Spannungszustände exponentiell steigt. QLC braucht schon 2⁴=16 verschiedene Spannungslevel. PLC 2⁵=32, HLC 2⁶=64 usw.Mardock schrieb:Quatsch QLC ist ok und PLC und HLC werden auch ok sein
Die Komplexität, Anfälligkeit für Fehler und die Beschreibdauer steigen also exponentiell für jedes einzelne Bit pro Zelle mehr.
Gleichzeitig sinkt die Lebensdauer der Zelle immer weiter. Das Cachen in Zwischenstufen um die Geschwindigkeit einigermaßen zu erhalten verschlimmern diesen Zustand weiter. Den jeder Cachevorgang ist ein unnötiger Schreibvorgang in einem weniger komplexen Modus.
Noch mal: Lineare Erhöhung der Kapazität, exponentielle Erhöhung der Komplexität und Schwierigkeit.
eRacoon schrieb:Wie hier einige Leute sich anstellen wegen technischen Fortschritt und Prototypen
LamaMitHut schrieb:Irgendwie schockierend, dass hier so viele Bremser am Start sind.
So toll ich technisches "Was ist möglich" auch finde, mehr Bits in eine Zelle zu stopfen ist eine Sackgasse, denn ab QLC lohnt sich die technische Komplexität der Speicherung kaum noch. Sieht man deutlich am Preis von QLC-Laufwerken, die im Mittel nur minimal unter TLC liegen. Und daran, was für ein Aufwand nötig ist, damit die HLC-Zelle überhaupt noch ihre Daten behält. Hier bewegt man sich schon an der absoluten Grenze der Physik, da wird nicht morgen der große Trick aus dem Hut gezaubert und es funktioniert. Irgendwann sagt die Physik halt hier ist Ende. Die Zukunft liegt nicht in HLC sondern in völlig anderen Speichertechnologien. Zumindest für High Capacity.Grumpy schrieb:Ich denke einfach vielen Lesern die hier rummeckern ist der Unterschied zwischen "Forschung und Entwicklung" und "Endkundenproduktion" überhaupt nicht bekannt.
Wurde hier auch schon erwähnt.
Zuletzt bearbeitet: