McLovin14
Lt. Commander
- Registriert
- Aug. 2013
- Beiträge
- 1.205
Aber nur weil Nvidia die ALUs so verändert hat, das ein INT-ALU auch FP berechnen kann. Beides gleichzeitig geht nicht, daher schlägt der theoretische Wert auch nicht durch. Hast du eine Quelle dazu, dass AMD den selben Weg geht?bensen schrieb:Ampere hat auch bei den FP32 Flops 170% auf Touring zugelegt. Die Performancesteigerung kenne wir.
Und letzte Gerüchte besagen, dass die ALUs pro CU verdoppelt werden, wie bei Ampere.
Deshalb bleibt die Frage, ob AMD es schafft auf ~300 mm² im 5-nm-Prozess von TSMC 12.288 Shader unterzubringen? Ich denke das ist möglich. Der große Cache ist ja ausgelagert. Nvidia schafft nach AMD-Rechnung ~9000 Shader auf 600 mm² mit Tensor-Kernen und allen Cache-Stufen in N4.
Zuletzt bearbeitet: