Sehr interessant, wie sich das Ganze langsam herauskristallisiert. 4 einzelne Chiplets für den Infinity Cache als Schnittstelle zwischen VRAM und GCD ergeben Sinn. Das sind dann 2 pro GCD, und die Caches sollen ja kohärent für beide GCDs behalten werden. So gesehen scheint die erste Twitter-Grafik zu stimmen, wo der I/O-Die auch unter den MCDs liegt.
Wie bei HBM schon sind zumindest die AMD-Chips "2,5D".morb schrieb:die GPU Chips werden noch in „2D“ hergestellt, oder?
Wäre interessant, wenn sie es schaffen würden die Shader übereinander zu stapeln
Naja, da GPUs deutlich toleranter auf Latenzen reagieren, sollten die Performance-Einbußen, die das Aufteilen der Chips mit sich bringt, deutlich niedriger sein als bei den CPUs. Die Cache-Chiplets werden hingegen dafür sorgen, dass bei gleicher VRAM-Geschwindigkeit genug Dampf dahinter kommt, dass die vielen Shader gut gefüttert werden. Mich irritiert etwas die gleichbleibende Cache-Geschwindigkeit von 2TB/s, aber vielleicht reicht es ja damit.budspencer schrieb:Ist das so richtig für mich zusammengefasst:
[...] allerdings wird man durch die Anbindung Performance-Einbußen bekommen. Diese will man mit Cache mindern und kaschieren.
Wahrscheinlich macht AMD den gleichen Schritt wie Nvidia 2020, nämlich die Shader pro CU zu verdoppeln ohne dass direkt die doppelte Leistung dabei herumkommt. Ich träume aber noch davon, dass sie es besser als Nvidia hinkriegen und die Karte richtig abgeht.mytosh schrieb:AMD geht von 5.120 auf 15.360 Shader? Das wären ja einfach 3*6900XT = 7900XT.