News Intel-CPU-Gerüchte: Alder Lake-S mit 16 Kernen nach big.LITTLE-Prinzip

Shoryuken94 schrieb:
...
Du kannst durch den takt einen großen Kern nur bedingt zu einem kleinen Kern machen. Du sagst es ja selbst, du kannst einen gewissen Energieaufwand nicht unterschreiten.
...

👍
Irgendwo hatte ich mal - hab's gefunden:
CineBench R20 Vergleich_1.jpg
 
Krautmaster schrieb:
Es ist immer ein jonglieren aus Single Thread Performance bis hin zu hochparallelen Aufgaben wie CPU Rendering / Grafik.

Niemand braucht parallele Dinge, wenn er einen großen Fluss bauen kann.

Leider geht das nicht so einfach, wie die Theorie klingt.

Trotzdem wird niemand jemals einen multi-core quanten rechner bauen :D

20 Ghz sind halt nicht so leicht möglich wie 20 x 1 Ghz und daher arbeitet man mit dem, was einfach und billig ist. Trotzdem ist das "Ende" ja schon fest stehend und man versucht nur, die Zwischenschritte zu verkaufen.

Witziger Weise, gilt das immer und über all...Das Ende steht schon fest und man versucht den Weg zu vermarkten.

mfg
 
  • Gefällt mir
Reaktionen: Krautmaster
[wege]mini
Große Flüsse wurden neben Städte weiter nach außen verlegt und dadurch reguliert, in dem man sie auf mehrere Kanäle aufgeteilt hat. Großer Fluss klingt sehr nach Mittelalter.
Die Flüsse wurden weiterhin für die Binnenmärkte und den Haupt-Transport gebraucht, aber die Kanäle um den Fluss besser zu regulieren.
So viel zu deiner Metapher.
 
fox40phil schrieb:
Sollten lieber mal wieder eDRAM Cache einbauen!
Vllt wäre der für das Szenario sogar auch sehr gut?!
Weil?

Es hat wohl Gründe, warum sich das nicht, allgemein, durchgesetzt hat.
 
@pipip :bussi:

Endlich wieder mal jmd, der mich tatsächlich im Fred anschreibt, auch wenn es nicht einfach ist.

Großer Fluss ist nicht nur Mittelalter, es ist "Steinzeit".

Die Illusion von Menschen, der Natur ins Handwerk pfuschen zu können ist Neuzeit und die Zukunft wird eine vernünftige Co-Existenz sein.

Wenn man den Fluss teilt, braucht man unnötige Betten. Das kann man sich theoretisch schön reden, tatsächlich funktioniert das aber nur eine gewisse Zeit.

Im Zweifel habe ich lieber einen Grand Canyon, statt 30. Der Unterschied ist zwar zeitlich bedeutsam, absolut betrachtet reicht aber einer aus.

mfg
 
Krautmaster schrieb:
Weiter hat Race to Sleep doch 0 mit der Verteilung Bug / Litte zu tun...

Hihihi.....das wird hängen bleiben.
Ergänzung ()

Shoryuken94 schrieb:
dann könnte man Beispielsweise 32 kleine Kerne mit 8 großen Kombinieren (falls vom Layout möglich).

AMD hat das mal als "APU" bezeichnet....
 
  • Gefällt mir
Reaktionen: andi_sco
Optimal wäre doch eine Kombination aus 8 AMD Kernen und einem Intel Hochfrequenz Kern für die h1gh FpS g4mER.
 
  • Gefällt mir
Reaktionen: Brrr
Daniel1337 schrieb:
Optimal wäre doch eine Kombination aus 8 AMD Kernen und einem Intel Hochfrequenz Kern für die h1gh FpS g4mER.

kein guter Plan. Das würde nur funktionieren, wenn wir Menschen vernünftig wären. So funktioniert die Welt nicht.

Alles was lebt, bewegt sich. Alles was sich bewegt, braucht Raum. Schwingungen aka Wellen sind natürlich und nichts, was existiert ist immer gleich.

Wettbewerb ist nötig für Fortschritt, falls Menschen im Spiel sind. So ist es nun einmal.

mfg
 
Die komplette Energieverbrauchsdiskussion ist für die Tonne. Das Ding ist für Desktop und verbraucht sogar mehr als Comet Lake (125W für K und 80W für non-K). Ich gehe jede Wette ein, dass das dehalb so ist, weil hier ein Rocket Lake-Die mit 2 Gracemount-Dies kombiniert wird, das ist dann auch irgendwie 10nm :D. Daher auch der große Sockel. Das wird so sein, weil 10nm einfach nicht für hohe Frequenzen taugt. Intel selbst hat 10nm ja abgeschrieben als produktiven Prozess vor Kurzem. Als Fazit bleiben ein Cannon Lake 2C (na ja so halb), ein Ice Lake 4C, ein Tiger Lake 4C, 2 Ice Lake SP (22 und 38C) und 2 Atom 4C (Tremont+Gracemount) sowie Lakefield, vielleicht noch eine kleine GPU, das wars mit 10nm mMn. Mal sehen was da noch bei Sapphire Rapids herumkommt, das ist noch vollkommen unklar.

Meteor Lake wird sicherlich 7nm, die XE-GPUs kommen eh von TSMC.
 
Zuletzt bearbeitet:
xexex schrieb:
Wir reden hier von "S" CPUs für den Desktop! Wieso macht man es bei den Smartphones seit Jahren? Um Energie zu sparen! Wie relevant ist das bei einer Desktop-CPU?

Laut den sämtlichen pro-AMD Kommentaren unter jeder Intel News sind diese 2-3 Cent Stromkosten Ersparnis im Monat aktuell der hauptsächliche Grund sich keinen Intel Prozessor zu kaufen, erst danach folgt wohl das Argument niedrigerer Anschaffungspreis. Im Desktop scheint Stromsparen somit also sehr wohl wichtig, wenn nicht sogar deutlich wichtiger als im Smartphone zu sein.

:rolleyes:

Daniel1337 schrieb:
Optimal wäre doch eine Kombination aus 8 AMD Kernen und einem Intel Hochfrequenz Kern für die h1gh FpS g4mER.

Weshalb hast du deinen Ryzen 2600 übertaktet? Ist doch überhaupt nicht notwendig, nur für "h1gh FpS g4mER" :freaky:
Ach, diese selektive Wahrnehmung einiger :)
 
@HOT
What. ^^

Aber interessanter Gedanken Gang, zwei Taktdomänen, eine in 14, eine in 10nm. Eigentlich sehr geil wenn man's as auch noch übereinander oder Nebeneinander stacked.

Bei den 8+8 kann ich mir das gut vorstellen, oben 8 hochtaktende Willow Cove Kerne in 14nm oben, unten 8 effiziente kleine Kerne + IO in 10nm - zB.
 
  • Gefällt mir
Reaktionen: PPPP
Krautmaster schrieb:
Bei den 8+8 kann ich mir das gut vorstellen, oben 8 hochtaktende Willow Cove Kerne in 14nm oben, unten 8 effiziente kleine Kerne + IO in 10nm - zB.
Und die GPU ebenfalls in 10nm, möglicherweise dann sogar auf einem eigenen Die. Hätte den Vorteil dass Intel diese bei einem Auftragsfertiger produzieren lassen kann; so Intel die Technologie ausser Haus geben will.
Weiterer Vorteil: Es können unterschiedlich große GPUs mit den CPUs kombiniert werden.

Allerdings werden die einzelnen Chips wohl eher nebeneinander platziert als gestapelt, wg. der besseren Wärmeableitung. Die hoch getakteten Chips heizen sonst gegenseitig zu stark ein.
Bei Lakefield funktioniert die Chipstapelei weil die Abwärme der Chips niedrig genug dafür ist.

Ich frage mich da ob die Inter-Chip-Links die erforderliche Latenz und Bandbreite schaffen.

MCP hat jedenfalls bei Desktop-CPUs mit solch vielen Kernen einen Vorteil.
 
smalM

Ja das habe ich jetzt auch gemerkt aber der Übersetzer hatte bis jetzt immer gut funktioniert. Habe aber festgestellt das man nach jeder Übersetzung das Programm neu starten sollte oder besser die Webseite aufrufen. Da bringt er dann kein polnisch rückwärts mit türkischen Akzent zu Stande. Werde die Übersetzung mal löschen, wer des englischen mächtig, kann ja das Original lesen.
 
WinnieW2 schrieb:
Ich frage mich da ob die Inter-Chip-Links die erforderliche Latenz und Bandbreite schaffen.
Könnte mir vorstellen dass die Sache gerade beim Stack viel schneller ist als zB MCM wie AMD es tut. Rein von den Latenzen.

Die Wege sind viel kürzer.
 
Krautmaster schrieb:
Könnte mir vorstellen dass die Sache gerade beim Stack viel schneller ist als zB MCM wie AMD es tut. Rein von den Latenzen.

Die Wege sind viel kürzer.
Klar, bei Stapelchips sind die Verbindungswege kürzer, aber aufgrund der Wärmeentwicklung ist die Chipstapelei wohl bei Alder Lake nicht real machbar.
 
Die Wärmeentwicklung dürfte der Hauptgrund sein weshalb AMD beim Zen2 Ryzen die Chips nicht stapelt sondern nebeneinander anordnet. Die Latenz wird durch größeren L3 Cache kompensiert...
so müsste das auch Intel bei Alder Lake machen;
aber AMD hat hier den Vorteil dass beim Zen2 mehr Cache auf eine kleinere Chipfläche gepackt werden kann.

Intel hatte beim Arrandale bereits schonmal einen MCP Ansatz: CPU auf einem Die, RAM-Controller + GPU auf einem separaten Die. Nebeneinander, nicht gestapelt.
 
xexex schrieb:
Was man damit bezweckt? Werden wir sehen. Ich sehe hier zunächst einmal ein besseres HT.
Kommt drauf an, wie Intel das implementiert. Reine Rechenwerke nutzen gar nichts, wenn die übrigen Ressourcen geshared werden. AMD hatte mal ne ähnlichen Versuch gestartet. Das kann fürchterlich in die Hose gehen.
 
Zurück
Oben