News Intel Xeon: Sapphire Rapids steht im Stau (Teil 2)

[stefan92x]

Und was fehlt ihr zu einer solchen?

Von den eher philosophischen Posts vor mir abgesehen: Xeon ist bei Intel nicht der Markenname für Serverprozessoren, sondern allgemein für professionell genutzte Prozessoren. Dazu gehören auch solche, die für (mobile) Workstations gedacht sind, und genau in diesem Segment sind die erwähnten Xeon-G Prozessoren angesiedelt. Oft reichen ja auch schon die Core i vPro, aber für manche Systeme die wirklich alle Features brauchen, braucht man eben Xeon-G/-W in seiner Desktop/Laptop-Workstation.

Die kann man durchaus als Server-Prozessoren verwenden, es ist aber nicht unbedingt der Haupt-Zielmarkt für diese Modelle.

 

[Nagilum99]

Dazu gehören auch solche, die für (mobile) Workstations gedacht sind, und genau in diesem Segment sind die erwähnten Xeon-G Prozessoren angesiedelt.

Wie kommst du denn auf den Quatsch?
Die Xeon 23xxG Prozessoren sind für kleine Tower oder kompakte (und effiziente) 1 HE Pizzaschachteln.
HP bietet mit der DL20 Serie z.B. gute Kisten für K(M)Us die mit 8 Kernen und 64 GB RAM (wobei HPE sie wohl aus PM-Gründen auf 64 statt 128 GB beschränkt) für einige ausreichende Limits haben.
ECC-RAM, Redundante Netzteile, Fernwartung via iLO... d.h. RAS ist durchaus gegeben.

 

[stefan92x]

Wie kommst du denn auf den Quatsch?
Die Xeon 23xxG Prozessoren sind für kleine Tower oder kompakte (und effiziente) 1 HE Pizzaschachteln.

In der Tat... die Modelle, an die ich dachte, firmieren alle als Xeon-W, nicht als Xeon-G

 

[Nagilum99]

@Alesis hat jetzt schon einen sehr guten Kommentar dazu abgegeben. Insbesondere...

...dieses Argument ist sehr schlagend.

Worum es mir im Kern geht ist, dass Intel aktuell eigentlich recht klar getrennte CPU-DIEs auflegt, die jeweils zuallererst in Desktop, in Notebooks, in Workstations, in Servern eingesetzt werden sollen.

Das ist nicht schlagend sondern gewisser maßen korrekt aber natürlich auch bewusst überzogener Blödsinn.

Der Unterschied zwischen einem Xeon 2xxxG und einem RASPI ist extrem.
Die Unterschiede zwischen einem Xeon 6xxx und einem 2xxxG allerdings, was RAS angeht, nur gering.
Ob du dafür ein eigenes Die auflegst oder nicht ist allerdings das irrelevanteste "Argument" überhaupt, da im unteren Segment inzwischen viel über Firmware oder minimale Änderungen am Die ablaufen und nicht mehr über komplett eigene Designs.

 

[nazgul77]

Na ja, wenn Zen 4 wirklich nur mit 5% IPC aufwartet, dann liegt so ein Golden Cove Core mit 2MB L2 Cache schon einiges darüber. Hoher Takt, um IPC zu kompensieren, geht im Datacenter eher nicht.

Zen 4 soll laut Gerüchten und laut AMD-Folien 8-10% IPC-Zuwachs haben.
Dann werden sich Golden Cove und Zen 4 hinsichtlich IPC nicht viel nehmen. "einiges darüber" ist übertrieben formuliert.
Im Data Center zählt Performance pro Watt und nicht direkt eine Taktfrequenz oder IPC. Jede Architektur hat einen optimalen Arbeitspunkt, wo Leistung pro Watt maximal ist. In diesem Bereich werden Data Center CPUs betrieben.

 

[Volker]

Artikel-Update: Wie Igor's Lab erfahren haben will, soll Intel den Start der neuen Xeon-Generation für Server in der Tat erst für den Zeitraum zwischen der 6. und der 9. Kalenderwoche des kommenden Jahres planen – also zwischen dem 6. Februar und dem 3. März 2023. Der zuletzt für das 2. Halbjahr 2022 anvisierte Marktstart wäre damit erneut nicht zu halten, die Verzögerung gegenüber der ursprünglichen Planung würde sich auf zwei Jahre belaufen.

Sapphire Rapids ist Intels erste CPU, die sich aus einer Vielzahl an Chips auf dem Package zusammensetzt. Ihre Entwicklung läuft schleppender, als der Konzern geplant hatte. Wie Igor's Lab berichtet, ist Sapphire Rapids inzwischen beim 12. Stepping angelangt: E5. Auch bei der professionellen HPC-GPU Ponte Vecchio auf Xe-Basis verfolgt Intel einen Multi-Chip-Ansatz. Beide Technologien kommen im Supercomputer Aurora zum Einsatz, den HPE inzwischen installiert – wenngleich noch ohne die verspäteten Chips von Intel.

[Bilder: Zum Betrachten bitte den Artikel aufrufen.]​

 

[whynot?]

Wie Igor's Lab berichtet, ist Sapphire Rapids inzwischen beim 12. Stepping angelangt

ufff, das ist mal ne Ansage, die reinste Shitshow möchte man fast sagen, kein Wunder, dass Navin Shenoy gehen musste.

 

[Denniss]

Erinnet ein wenig an das 10nm-Desaster - damit wollte man anfangs auch zuviel und ist krachend gescheitert.
Da fehlt wohl das AMD-Rezept für "Superkleber"

 

[tochan01]

... hat noch wer das intel Marketing vor Augen als die ersten Ryzen Gen auf den Markt kam? Es wurde abwertend von "zusammenkleben" gebasht. Wenn ich mir das eine Bild ansehe mit den 12 Chips.... Es sieht so aus als wäre bei Intel was in den Klebstoffeimer gefallen

 

[stefan92x]

Erinnet ein wenig an das 10nm-Desaster - damit wollte man anfangs auch zuviel und ist krachend gescheitert.
Da fehlt wohl das AMD-Rezept für "Superkleber"

Ist vielleicht völlig daneben, aber ich hab das Gefühl, dass es bei der Anzahl an Fehlern nicht (nur) am "Kleber" hängen kann. Da scheint man ja richtig komplett daneben gelegen zu haben in diversen Punkten...

 

[knoxxi]

Das ist schon übel. Was macht die Fertigung denn so extrem kompliziert?

 

[stefan92x]

Wenn ich mir das eine Bild ansehe mit den 12 Chips....

Ponte Vecchio besteht sogar aus 47 Chiplets

 

[MORPEUS]

Da werden noch Köpfe rollen, denn in der Serversparte wohnt die Cash-Cow. Und wenn die nicht gemolken werden kann, au haua ha...

 

[Nitschi66]

Wie Igor's Lab berichtet, ist Sapphire Rapids inzwischen beim 12. Stepping angelangt

Ach du meine Güte...

 

[F31v3l]

Statt gegen Zen 2 oder 3 muss man dann gegen Zen 4 antreten. Das kann lustig werden.

Man kann für Intel nur hoffen, dass die wenigstens die "Treiber" des Multichips im Griff haben.

 

[DevPandi]

Da scheint man ja richtig komplett daneben gelegen zu haben in diversen Punkten...

Ich glaube, das Intel ein Problem auf Firmware-Ebene hat und das ihnen ihr Mesh-Interconnect um die Ohren fliegt, weil - ähnlich wie Zen 1 - es zu Problemen kommen kann, wenn auf einen falschen RAM Controller zugegriffen wird.

Geht es da über das Falsche Tile, dauert es entsprechend, denn auch bei Intels Lösung gehen Takte drauf wenn man aus einem Tile in ein anderes will und in schlimmsten Fall hat man zwei Hops dirn.

Was macht die Fertigung denn so extrem kompliziert?

Ich glaube, es liegt weniger in der Fertigung als im Interconnect und dem Aufbau.

Aktuell gibt es sogar Benchmarks von ES die sind richtig schlecht und schaffen nicht mal Zen 2 Niveau.

 

[Nitschi66]

@DevPandi
Und die Fehler auf Firmware-Ebene wollen sie mit hardware-Updates (Neues Steppings) fixen?
Wenn es Software-Probleme gibt und man dann die Hardware daran anpassen muss, ist die kacke schon richtig am dampfen.

 

[Salutos]

Tja Chiplets zusammenkleben ist dann wohl auch nicht so leicht wie man bei Intel dachte.
Vor 5 Jahren hat AMD den ersten "zusammengeklebten" Zen Prozessor auf den Markt gebracht. Damit begann die Aufholjagd. Gut bei Servern hat AMD mittlerweile Intel überholt, je nach Sichtweise.
Auch nach der Umbenennung in "Intel 7" ist Intels 10nm Prozess noch grottig.
Wobei an der Fertigung liegt es ja angeblich nicht, hm liegt es dann am Design das sich nicht ordentlich fertigen läßt? Das ist aber auch ein Dilemma

Mal schauen wo Intel Sapphire Rapids zuerst plaziert. Vielleicht in China, so wie mit ihren Grafikkarten.
Ups, was bin ich am Montag schon so garstig.

 

[DevPandi]

Und die Fehler auf Firmware-Ebene wollen sie mit hardware-Updates (Neues Steppings) fixen?

Die Frage bei solchen Problemen ist immer, wo sie genau liegen und was ihnen da aktuell die Suppe genau versalzt und wo sie es beheben müssen.

Bei den Stepings reden wir eigentlich von kleinen Hardware-Fehlern in den Masken und der Produktion, die man behebt. Hier kann man eigentlich nicht mehr wirklich viel retten, wenn es wirklich heftige Probleme gibt.

Aktuell zeigt sich bei SaphireRappids über viele Kanäle hinweg - abgesehen von Intels eigenen Benchmarks in ausgewählten Szenarien - aktuell ein eher düsteres Bild, dass so garnicht zu GoldenCove passen will als Kern.

Ich mutmaßen nur, aber AMD ist nicht umsonst auf den IOD gegangen um gewisse Probleme zu umgehen, die sie bei Zen 1 hatten.

Intel könnte hier ein ähnliches Problem haben, dass Kerne einen zu langen Weg durch das Mesh gehen müssen zum RAM Controller, so etwas kann man auch bei SkyLake-X beobachten.

 

[stefan92x]

Intel könnte hier ein ähnliches Problem haben, dass Kerne einen zu langen Weg durch das Mesh gehen müssen zum RAM Controller, so etwas kann man auch bei SkyLake-X beobachten.

Wenn das wirklich das Problem ist, dass praktisch das Mesh zu groß wird, dann wäre ja das gesamte Konzept von SPR ein ziemlicher Totalschaden und eigentlich nicht zu retten. Würde aber in der Tat die Masse an Steppings erklären, wenn man das verzweifelt versucht in den Griff zu kriegen.