Krautmaster
Fleet Admiral
- Registriert
- Feb. 2007
- Beiträge
- 24.299
D708 schrieb:Ganz plakativ, wenn man die Bandbreite von 60 Lanes parallel benötigt, schaffen das SingleSocket CPUs von Intel nicht. Und wenn du 100Mal dagegen agrumentierst, es bleiben in Summe eine maximale Bandbreite von 48 Lanes als Anbindung an die CPU.
Das ist richtig, aber kann deine CPU überhaupt die Bandbreite von 48 Lanes parallel verarbeiten? Man muss ja schon auch nen richtige Case für haben. Wir reden da ja von ~ 40Gbyte/s, bidirektional.
Epyc / TR verdanken eher dem MCM Konzept die vielen Lanes. Klar, eine Die hat eben 32 Lanes, da kommt bei 4 dann auf den Papier einiges zusammen. Wäre TR / Epyc eine native Die hätte AMD sicher keine 128 Lanes drauf gepackt. Und auch die Bandbreite zwischen den Die reicht nicht um hier die theoretische Bandbreite von >60 Lanes umzusetzen (im dümmsten Fall müsste Die A auf Ram von Die B zugreifen und auch noch IO Daten auf PCIe über den IF gehen)
Deswegen sehe ich auch da eher den Vorteil durch die Anzahl der Lanes, weniger dem Umstand ob diese nun in Summe wirklich mehr Bandbreite bereitstellen können. So gesehen hat die AMD Plattform im HEDT und Server Segment also den Vorteil der Anzahl der Lanes, die auf der Consumer Plattform je nach Szenario Intel hat.
Edit: Wäre mal interessant zu sehen wie viel Durchsatz die CPU überhaupt schafft, also zb mit 3-4 GPus an PCIe 16x schauen was an Bandbreite bei rumkommt.
Zuletzt bearbeitet: