Hollomen schrieb:
sehe hier Epyc ab Sommer auch eigentlich als wirklichen Gegner.
Also ich glaube kein Mensch der sich wirklich eines von beiden kauft, muss sich ernsthaft zwischen beiden entscheiden. Die zielen auf ganz unterschiedliche Zielgruppen und Märkt, die EPYC wie Rome sind Server CPUs und der W3175X ist ein eine Enthusiasten CPU, die nicht in Servern landen wird. Der Markt für sowas ist extrem klein und dürfte vor allem Extrem OCler ansprechen und da Intel sie wohl nur an OEMs abgibt, wird man sie dann wohl auch nur in Systemen mit entsprechenden Boards, Kühlungen und Netzteilen sehen.
Wer sich fragt ob Xeon oder EYPC, der denkt an Xeon Gold oder Xeon Platinum.
HardRockDude schrieb:
Mit dem Unterschied, dass Intel das förmlich notgedrungen gemacht hat.
So wie AMD es notgedrungen gemacht hat die TR 2970WX und 2990WX zu bringen nachdem Intel mit dem 7980XE einen 18 Kerner gebracht hat, der den 1950X übertrumpft hat. Das ist ein Wettrennen und jeder genug um die Nase vorne zu haben, aber auch nicht unbedingt alles was möglich wäre. Hätte AMD die 32 Kerner von Anfang an geplant, hätte es auch einen 1990WX gegeben.
pipip schrieb:
Gibt es infos zu passenden Kühler?
Die sind nur für OEMs, die werden die dann mit Boards, Kühler und allem zusammen anbieten.
JiJiB! schrieb:
Da versteht man auch den Ansatz von AMD, einfach kleine Dies zu bauen und diese zusammen auf ein Package zu werfen, statt riesige Monolithen zu schnitzen. Ausbeute höher, leichter erweiterbar.
In der Fertigung ist der Ansatz von AMD billiger, aber technisch gibt es auch Nachteile, die eben durch die NUMA Architektur bedingt sind, es haben eben nicht alle Dies die gleiche Latenz bei der Anbindung ans RAM und die PCIe Lanes und man wird sehen müssen, wie weit AMD dies mit dem I/O Chip bei Rome behoben bekommt. Die viel höhere Latenz zwischen den Kernen auf unterschiedlichen Dies wird man aber kaum beheben können. Klar gibt es bei Intels Mesh diese Unterschiede auch, da die Kerne ja unterschiedliche Abstände zueinander und den RAM und PCIe Controllern haben, aber die Unterschiede zwischen den Kernen sind da weitaus geringer.
Alles hat eben Vor- und Nachteile und was die bessere Lösung ist, hängt eben auch von der Nutzung ab.
D708 schrieb:
Du vergleichst HDET mit Mainstream Anwendungsgebiete.
Wieso? Bei Intel kann man auch bei S.1151(v2) Systemen zwei PCIe SSD mit je 4 PCIe 3.0 Lanes anbinden, ohne Lanes der Garka zu verlieren. Mir ist kein S.1151(v2) Board bekannt, bei dem die M.2 Slots PCIe Lanes von der CPU verwenden, also den Grakas Lanes wegnehmen.
D708 schrieb:
da treten eben genau 60 gegen 44 Lanes an. Alles andere ist Marketing bla bla.
Nein, die PCIe 3.0 Lanes der Chipsatze kommen noch dazu, die sind vorhanden und gut nutzbar. Marketing bla bla ist nur die Aussage der TR hätten 64 PCIe 3.0 Lanes, da 4 davon immer fest mit dem X399 verbunden sind und daher nicht zur Verfügung stehen.
