Elverado schrieb:
Wenn ich nur 2 (Pcie 4.0) zur Verfügung stelle, wird die nur mit 3.0x2 laufen. Daher muss ich aus den 2 Lanes 4 machen, wegen der Konnektivität.
Ja, an nur 2 Lanes, egal ob es PCIe 3.0 oder PCIe 4.0 Lanes sind, kann eine SSD mit PCIe 3.0 eben nur eine Verbindung mit der Geschwindigkeit von PCIe 3.0 aufbauen und eben nur mit 2 Lanes. Aber aus 2 PCIe 4.0 Lanes dann 4 PCIe 3.0 Lanes zu machen, würde eben eine Zusatzchip erfordern und der ist bisher nicht erhältlich und wäre auch nicht ganz billiger. Es gibt meines Wissens nach nicht ein AM4 Board mit PLX Chips, allenfalls mit den billigen ASMedia PCIe 2.0 Switches die aus einige PCIe 2.0 Lanes dann 4 oder 7 machen.
Elverado schrieb:
Die SSD würde also dann die 4 (Pcie 4.0) Lanes nutzen, aber nur bis Pcie 3.0-Geschwindigkeit ausreizen.
So ist es, außer man kauft sich dann eben eine SSD mit PCIe 4.0 Lanes, die werden ja auch sicher eher früher als später auf den Markt kommen.
Elverado schrieb:
Das mit der Bandbreite stell ich mir so vor:
So ist es aber nur, wenn alle 3 Daten in die gleiche Richtung übertragen und dies geht eben nur mit voller Geschwindigkeit der einzelnen SSDs, bis die Summe der Transferraten die Kapazität des Uplinks erreicht hat.
Elverado schrieb:
Bei M.2 SSDs wäre das aber der Regelfall, da ja immer die Kommunikation zwischen SSD und Mainboard stattfindet (die SSDs nicht untereinander kommunizieren
So ist es. Das einzige wo bei PCIe Daten unter Geräten ausgetauscht werden, ist bei SLI (und CF?). Sonst werden die Daten immer übers RAM und damit über die CPUs transferiert. Ein Virenfinder könnte da sonst auch gar nichts prüfen.
Elverado schrieb:
Nun ist ja das Problem das angesprochene Lane-Sharing.
Wobei Du da den Begriff Lane-Sharing missverstanden hast, denn das ist kein Sharing von Lanes, sondern der Bandbreite des Uplinks!
Elverado schrieb:
da ich einfach den Begriff Lane-Sharing verwendet habe, was streng genommen nicht das ist,
Eben, es ist kein Lane-Sharing.
Elverado schrieb:
Lane-Sharing im eigentlichen Sinne würde in der Tat bedeuten, dass man nur dann eine Limitierung der (beispielhaften) drei M.2-Ports bekommt, wenn gerade jede der drei SSDs mehr als ein Drittel der Bandbreite des Hosts gleichzeitig benutzt.
Nein, auch das ist kein Lane-Sharing, sondern wie gesagt das Teil der Bandbreite des Uplinks, welches aber eben erst zu Leistungseinbußen führt, wenn die Summe der Übertragenen Datenströme das Limit der Bandbreite des Uplinks erreicht hat, wobei zu beachten ist, dass PCIe vollduplex ist.
Lane-Sharing ist nur das hier:
Elverado schrieb:
Ports auf ein Mainboard gepackt, die aber nicht alle gleichzeitig benutzt werden können. D.h. sobald ich (siehe Beispiel-Bild) in M2_2 eine M.2-SSD packe, haut's mir den Sata-Port "weg" (nicht mehr benutzbar)
Dabei kann man nur die eine oder andere Option nutzen, die Lanes werden also zwischen beiden Resourcen (z.B. Slots) geteilt, wenn das eine genutzt wird, dann geht das andere nicht. Dabei wird auch keine Bandbreite geteilt, denn wenn das andere nicht geht, kann es ja auch keine Bandbreite belegen.
Elverado schrieb:
dann sollte ich genug Lanes haben, um eben mehr Sata-Ports bereitstellen zu können
Gerüchteweise hat der X570 8+4+4 PCIe Lanes und 4+4+4 SATA Ports, wobei man dann wohl die Optionen hat, alle 16 PCIe Lanes und dann aber nur 4 SATA Ports oder 12 PCIe Lanes und 8 SATA Ports oder 8 PCIe Lanes und dann alle 12 SATA Ports zu nutzen. Was davon auf welchem Board möglich ist, hängt dann vom Boardhersteller ab, der entscheidet welche der Optionen er auf welchem Board umsetzt.
Elverado schrieb:
Wird die Graka nicht auch über diese 16 PCIe-Lanes angebunden?
Nein, sowohl AM4 als auch die S.115x haben nochmal 16 Lanes direkt von der CPU (bei AM4 APUs ggf. auch nur 8 oder auch nur 4) die für die Slots für die Graka verwendet werden. Bei einigen Boards sind diese aufteilbar und werden ggf. auch für M.2 Slots verwendet, so wie bei meinem ASRock Z97 Extreme 6 oder auch beim ASUS ROG STRIX B450-I GAMING:
Aber ich rede nur von den Lanes des Chipsatz,. genauer gesagt des externen Chipsatz, denn die AM4 Prozessoren sind ja SoCs und haben auch noch einen internen Chipsatz, der bietet auch noch 2 SATA Ports und bis zu 4 PCIe Lanes (bei einigen AM4 APUs weniger) die geshared sind, also entweder oder aber nicht zusammen verwendet werden können.
Ned Flanders schrieb:
RAM Takt alleine bringt bei Ryzen praktisch garnichts. ... Die Latenzen sind es die dem Ryzen Flügel machen nicht der IF Takt.
Nur hängen RAM und IF Takt bei den bisherigen RYZEN fest zusammen, von daher ist es totaler Schwachsinn zu sagen, der RAM bringe nichts, sondern der IF Takt, da man den IF Takt eben nur über den RAM Takt einstellen kann. Genau das habe ich doch ausgesagt, nämlich dass der RAM Takt deswegen so viel bringt, weil damit auch der Takt der IF gesteigert wird. Wieso soll ich als etwas belegen, dem gar nicht widersprochen wurde?
