News Racing X570GT8: Biostar enthüllt erstes X570-Mainboard mit PCIe 4.0

Die 32 GB/s würden durchaus passen, falls die M.2 doch nur mit PCIe 4.0 x2 angebunden sind und es noch keinen PCIe 4.0 16x Steckplatz gibt.
Dann könnte man die 3000er Ripper Systeme bei gleicher Kernzahl trotzdem dank viel mehr oder only PCIe 4.0 Lanes interessant machen für die Enthusiasten.
 
HtOW schrieb:
... 3939 laufen an der Kotzgrenze auch auf einem x370 c6h und nem 1700x...
wenn auch mit inoffiziellem BIOS..

Ja, aber angeblich sollen alle X570 Boards ja einen besseren Speicherkontroller als die Vorgängerboards spendiert bekommen, wenn man den Gerüchten denn glauben mag ;).
 
Blade0479 schrieb:
Jetzt nicht, aber später mal auf dem Gebrauchtmarkt sehe ich genau das wieder als "schwierig" wenn zwar die CPU überall "reinpasst" aber viele 100 verschiedene Bios Versionen rumgeistern..
Und heute:
Wie bastel ich mir "Argumente" :D

Also ich sehe da ehrlichgesagt kein Problem. AMD bietet sogar alte APUs zum Updaten an.. Das nenne ich dann am Ende mal Kundenfreundlich. Und wie man Fortschritt bemängeln kann (PCIE4 Lanes aber derzeit nur PCIE3 Karten) versteh ich nicht..

@
Kalsarikännit

Ebenso ist natürlich alles unterhalb eines I9 9900K nicht mehr Nutzbar.. Oldtimer und Antik halt.. Unspielbar!111 :D
 
  • Gefällt mir
Reaktionen: Destyran, Kalsarikännit und supern00b
Chismon schrieb:
Ja, aber angeblich sollen alle X570 Boards ja einen besseren Speicherkontroller als die Vorgängerboards spendiert bekommen, wenn man den Gerüchten denn glauben mag ;).
Der RAM-Controller sitzt ja in der CPU, aber die Qualität des Boards trägt durch hochwertige Hardware (verbautes Material, Abschirmung, Signalqualität, optimales Routing) natürlich dazu bei.
 
  • Gefällt mir
Reaktionen: Baal Netbeck
Der Speichercontroller war bis jetzt auf der CPU, nicht auf den Boards.
Ich denke nicht, das sich das ändern wird.

Trotzdem ermöglichen bessere Chipsätze meist höhere Speichertaktraten.
Würde mich interessieren warum das so ist.
 
Chismon schrieb:
angeblich sollen alle X570 Boards ja einen besseren Speicherkontroller als die Vorgängerboards spendiert bekommen
Der RAM Controller sitzt doch schon lange in der CPU, der Chipsatz hat damit rein gar nichts zu tun, außer das die CPU aufgrund des verbauten Chipsatz ggf. die RAM Übertaktung freigeben oder eben nicht.
 
  • Gefällt mir
Reaktionen: supern00b
Holt schrieb:
... RAM Controller sitzt doch schon lange in der CPU, der Chipsatz hat damit rein gar nichts zu tun, außer das die CPU aufgrund des verbauten Chipsatz ggf. die RAM Übertaktung freigeben oder eben nicht.

Demnach wäre es also das Zusammenspiel neuer (Matisse) CPU und des neuen Chipsatzes auf dem Board ... zumindest las ich aber irgendwo, dass ein boardseitiger Speichercontroller verbessert sein worden soll, aber vermutlich haben die Gerüchtler damit den Boardchipsatz gemeint und nicht den CPU-seitigen Speichercontroller oder einen boardseitig ausgelagerten Zusatzcontroller (so ein Architektureingriff wäre aber dann wohl schon geleakt worden, denke ich 'mal)?

Letzterer dürfte wohl auch wenig Sinn machen ...
 
@Chismon: Der Chipsatz hat mit dem RAM nicht viel zu tun. Wie ich oben geschrieben habe: das verbaute Material (also auch die Anzahl der Layer), Abschirmung, Signalqualität, optimales Routing, und ein gutes BIOS.

Die Boards werden in Güte-Klassen unterteilt, und der Chipsatz ist das erste Kriterium zur Einordnung in eine Klasse.
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: Chismon und Baal Netbeck
Der Chipsatz hat mit dem RAM nichts zu tun, rein gar nichts. Was mit dem Chipsatz zu tun haben kann, sind die Spezifikationen der Boards, also auch des Layouts und Routings der Verbindungen vom Sockel der CPU zu den RAM Slots. Da kann es sein, dass AMD bei Boards mit 500er Chipsätzen dann strengere Vorgaben macht, eben um die bessere Taktbarkeit der RAMs zu gewährleisten und es gibt ja auch immer wieder neue Chipsätze die einfach nur umgelabelte alte Modell sind, bei Intel zuletzt den Z360 und B365, bei AMD damals die 900er für AM3+ und sehr wahrscheinlich die 400er für AM4, eben um Boards mit anderen Spezifikationen gleich kenntlich zu machen. Dies Änderungen können irgendwas betreffen, solche Details interessiert aber kaum einen Kunden, aber gibt man dem alten Chipsatz eine neue Nummer und verlangt vom Board Hersteller die neue Spezifikation bzgl. was-auch-immer einzuhalten, dann kann jeder Kunden die leicht unterscheiden.

Dabei kann es um Banalitäten wie das BIOS für die neue CPU Generation gehen, auch da hilft es eben, wenn man als Kunden weiß, dass eine RYZEN 2000 auf einem Board mit 400er Chipsatz ab dessen erster BIOS Version unterstützt wird, auch wenn das Die im Chipsatz mit dem im Vorgängermodell des Boads mit 300er Chipsatz identisch ist und keine neuen Funktionen bietet. Bei den 500ern kann ja nun zumindest der X570 einiges mehr als seine Vorgänger, was die kleinern 500er Chipsätze von ihren Vorgängern unterscheidet, wird man abwarten müssen, aber selbst wenn ein A520 am Ende nur ein unbenannter A320 ist, so hätte jeder Käufer eine B520er Boards die Gewissheit einen RYZEN 3000 ohne vorheriges BIOS Update drauf laufen lassen zu können. Dass auf jedem Board mit 500er Chipsatz ab dem ersten BIOS die 3000er RYZEN unterstützt werde, da kannst Du jetzt schon sicher sein.
 
  • Gefällt mir
Reaktionen: Chismon
Die Mainboard-Hersteller benötigen keine Einmischung von AMD, um den Markt zu segmentieren, das machen die schon von sich aus. Allein, damit der Kunde ihre Produktpalette besser versteht.

Und es gibt keinerlei Hinweise darauf, dass AMD zwingende Vorgaben machen würde, oder überhaupt könnte.
Im Gegenteil, gibt es teils "wilde" Kombinationen: Ein B350-Board, was nicht "B350" im Namen trägt, sondern "A320" (warum auch immer). Oder das identische Board einmal mit B450 und völlig sinnlos (weil sonst identisch) auch mit X470, wobei man dessen Zusatz-Features (auch wegen ITX) gar nicht nutzen kann. Das ist dann die Ausnahme von der Regel "Einteilung in Klassen".

Den minimalen Konsens, nämlich dass ein B450-Board auch Ryzen 2000 unterstützt, erfüllen alle Beteiligten schon von sich aus, im eigenen Interesse. Nachdem AMD damit geworben hat und die Features der Chipsätze im ganzen Netz publiziert wurden, kann ein Mainboard-Hersteller ja schlecht "ausscheren" und sagen:
"Unsere 2019er Generation unterstützt nur Bristol Ridge. WIR finden, das genügt." oder
"Bei uns ist es umgekehrt als bei allen anderen: die billigsten Boards heißen X570".
Eventuell könnte es dazu eine Vorgabe geben, das wäre aber gar nicht nötig, die Reklamationsquote genügt schon als Anreiz.
 
Zuletzt bearbeitet:
Also ich hätte den Chipsatz-Lüfter gern in RGB...weil...besser Luft halt.

Muss das wirklich noch sein?
Aber okay, das ist Biostar...

Mal schauen was es in zwei Wochen gibt
 
  • Gefällt mir
Reaktionen: supern00b
Den Chipsatzkühler kann man sicherlich deaktivieren im Bios, traue ich Biostar zu dass Sie daran gedacht haben.
Überhaupt, was alle bloß gegen Biostar murren, zur Zeit des Slot1 waren die doch ganz gut...:D
 
Alle heulen rum wegen denn kleinen Lüfter :D wartet doch erstmal ab... Vielleicht hört man den auch gar nicht. Dann ist es doch eh egal. Aber das rumgeheule ist ja hier schlimmer als im Kindergarten. Könnt ja den Lüfter gerne entfernen oder abstecken. Heult aber ja nicht rum. Wenn dann euer Chipsatz im arsch ist.
 
  • Gefällt mir
Reaktionen: Reflexion, Holt, supern00b und eine weitere Person
Holt schrieb:
Um aus 2 PCIe 4.0 Lanes dann 4 PCIe 3.0 Lanes zu machen, müssten man einen PCIe Lane Switch verwenden, ansonsten wäre dies nicht möglich. Wenn ein M.2 Slot dann nur 2 PCIe 4.0 Lanes hat und man baut da eine PCIe 3.0 x4 SSD ein, so wird nur eine PCIe 3.0 x2 Verbindung zwischen beiden erfolgen, denn es gilt jeweils der kleinste gemeinsame Wert von Slot und Gerät bzgl. der Geschwindigkeit und der Anzahl der Lanes.
Genau, das war der Gedanke. Es sollte doch aber nicht zu teuer sein (der PCIe-Switch) eine PCie-4.0-Lane auf zwei PCie-3.0-Lanes aufzuspalten, oder irre ich mich da?
Das mit dem M.2-Port ist mir klar (bzw. gilt ja generell für Pcie-Ports). Dass das intern erst aufgesplittet werden muss ist ja eig. selbstverständlich.
Und das meinte ich ja mit Verschwendung, wenn man um Switches/die interne Aufsplittung in Pcie-3.0-Lanes zu sparen einfach hergeht und alle M.2-Ports auf Pcie-4.0x4 stellt und damit massiv Bandbreite verschwendet, da im üblichen Usecase diese Bandbreite nicht von einer SSD abgerufen wird/werden muss.
(bzw. klar, kann man solche SSDs dann entwickeln, aber der Mehrwert ist einfach für den Enduser nicht da - ist der Unterschied zwischen aktueller Nvme-SSD und Sata-SSD schon im Alltag kaum spürbar, wäre er hier (Pcie-3.0x4 vs Pcie-4.0x4) gar nicht spürbar).
 
Die Diskussion um Switches kam mal auf, als es um einen möglichen Z490 ging. Solche Switches sind wohl ziemlich teuer.
 
HaZweiOh schrieb:
Die Diskussion um Switches kam mal auf, als es um einen möglichen Z490 ging. Solche Switches sind wohl ziemlich teuer.

Jain!

Solche Switches sind teuer, wenn man an einen PLX Switch denkt (gehört jetzt zu Broadcom), allerdings ist praktisch fast jeder Chipsatz auch so ein Switch. Bei Intel werden ja am Chipsatz bis zu 24 PCIe Lanes bereitgestellt und der Chipsatz selbst ist mit 4 Lanes angebunden (DMI), bei AMD wurden ja bisher nur ein paar PCIe 2.0 Lanes am Chipsatz zur Verfügung gestellt und dies soll sich nun anscheinend endlich ändern.

Der Schritt ist durchaus wichtig, weil man so recht kostengünstig viele PCIe Lanes zum Beispiel für SSDs bereitstellen kann ohne gleich einen Sockel mit zusätzlichen Pins zu benötigen. Auch wenn das bei Intel immer wieder kritisiert worden ist, ist es in der Realität kein Problem, wenn man den Chipsatz selbst mit weniger Lanes anbindet, als dort zur Verfügung stehen.

Bis dann irgendwann mal PCIe 4.0 SSDs erscheinen und PCIe 3.0 zum Flaschenhals wird, dürfte schon längst PCIe 5.0 soweit sein und kann dann auch wiederum zur Chipsatzanbindung genutzt werden.
 
Zuletzt bearbeitet:
Elverado schrieb:
Es sollte doch aber nicht zu teuer sein (der PCIe-Switch) eine PCie-4.0-Lane auf zwei PCie-3.0-Lanes aufzuspalten, oder irre ich mich da?
ASMedia listet keine PCIe 4.0 Switches, aber wenn, denn wäre sowas wie der ASM2806, aber mit PCIe 4.0 Uplink nötig, denn man müsste ja 2 PCIe 4.0 auf 4 PCIe 3.0 übersetzen, statt nur einer PCIe 4.0 auf zwei PCIe 3.0.

Hiernach ist auch der X570 wieder von ASMedia entwickelt worden, wenn dies stimmt, dürfte es wohl auch bald PCIe 4.0 Switches von ASMedia geben.
Elverado schrieb:
Dass das intern erst aufgesplittet werden muss ist ja eig. selbstverständlich.
Wo wird intern was aufgesplittet? Bei so einem Switch wird wie bei einem Ethernet Switch nichts aufgespaltet, wenn man da einen mit 8 Ports hat, dann kann auch zwischen zwei Ports die volle Bandbreite übertragen werden. Eine Aufteilung der Bandbreite erfolgt erst und dann auch nur dynamisch, wenn mehrere Ports auf einen gleichzeitig mehr Daten übertragen wollen, als dieser selbst übertragen kann.
Elverado schrieb:
das meinte ich ja mit Verschwendung, wenn man um Switches/die interne Aufsplittung in Pcie-3.0-Lanes zu sparen einfach hergeht und alle M.2-Ports auf Pcie-4.0x4 stellt und damit massiv Bandbreite verschwendet, da im üblichen Usecase diese Bandbreite nicht von einer SSD abgerufen wird
Wieso Verschwendung von Bandbreite? Wenn der X570 nun 16 PCIe 4.0 Lanes hat und sagen wir, 4 davon für Onboard Controller wie die NICs daraufgehen, so könnte man mit den übrigen 12 noch immer 3 M.2 Slots voll mit 4 Lanes anbinden und auch mit einem PCIe 4.0 x4 Uplink, wird der Uplink bei einem RAID 0 aus 3 schnellen NVMe SSDs doch wieder zum Flaschenhals. Die Bandbreite kann also auch so ausgelastet werden und wenn man nun bei allen 12 PCIe 4.0 Lanes je 2 in 4 PCIe 3.0 Lanes transformieren würde, also 6 schnelle NVMe SSDs voll mit PCIe 3.0 x4 anbinden könnte, so könnte natürlich mehr PCIe SSDs voll anbinden, aber bei einem RAID 0 von mehr als 2 wird der Uplinks zum Flaschenhals.

In dem Sinne wird also keine Bandbreite verschwendet, da die Bandbreite des Uplinks voll ausgenutzt werden kann. Das wäre wie wenn man einen USB3 Port hat und da eine USB SSD anschließt, die schafft es auch dessen Bandbreite auszulasten. Nimmt man nun einen USB3 Hub mit sagen wir 4 Ports, so kann man eben 4 USB SSDs anschließen und jede kann einzeln die Bandbreite voll auslasten, aber wird auf mehrere gemeinsam zugegriffen, so müssen sie sich eben die Bandbreite des einen Uplinks teilen und ist es dann Verschwendung von Bandbreite, wenn nur einen Hub mit 4 Ports statt eines mit 7 Ports nimmt?

Wenn man mehr M.2 Slots will, kann man in dem Fall das es auch einen normalen Slots mit mechanisch x16 und elektronisch möglichst x4, wie es bei vielen S.1151(v2) Boards gibt, auch eine HighPoint SSD7101A-1 nehmen, die hat einen PLX PCIe Lane Switch und wenn der Slot elektronisch PCIe 3.0 x4 hat, dann hat man auch für eine der SSDs jeweils die volle Bandbreite, aber eben nicht für mehrere, dazu müsste der Slot mehr Lanes haben, der Uplink des PLX Chips also mehr Bandbreite bieten.
xexex schrieb:
Bei Intel werden ja am Chipsatz bis zu 24 PCIe Lanes bereitgestellt
Wobei es intern sogar mehr sein dürften, denn die Host Controller der USB Ports die man nicht gegen PCIe Lanes "eintauschen" kann, dürften intern ebenfalls per PCIe angebunden sein.
xexex schrieb:
weil man so recht kostengünstig viele PCIe Lanes zum Beispiel für SSDs bereitstellen kann ohne gleich einen Sockel mit zusätzlichen Pins zu benötigen.
Wobei es wohl schwer sein dürfte noch freie Pins für zusätzliche PCIe Lanes zu finden, zumal diese ja auch gewissen Anforderungen für so schnelle PCIe Lanes erfüllen müssen, damit die Qualität der Signale nicht leidet.
xexex schrieb:
Bis dann irgendwann mal PCIe 4.0 SSDs erscheinen und PCIe 3.0 zum Flaschenhals wird, dürfte schon längst PCIe 5.0 soweit sein
Da schon der erste Prototyp eines PCIe 4.0 SSD Controllers gezeigt wurde und die schnellsten NVMe SSDs die maximal bei PCIe 3.0 x4 möglichen 3,5GB/s zumindest lesend schon erreichen, dürften es weitaus schneller gehen, also Du denkst. Vergiss auch nicht, dass Samsung z.B. den gleich Controller bei Consumer und bei Enterprise SSDs verwendet, sogar bei der Z-SSD ist der gleiche Controller wie bei den 970ern drin:
Gerade für die Enterprise SSDs ist PCIe 4.0 besonders relevant, es sollte mich also nicht wundern, wenn Samsung nicht bald auch schon einen PCIe 4.0 SSD Controller und damit ausgestattete Enterprise und auch Consumer SSD bringen würde
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: Elverado, Baal Netbeck und simosh
Chismon schrieb:
Die GTX 1050 gibt es in der Speicherausführung nicht

Nun gut, ob man das verallgemeinern (Tom'sHardware auf die beiden Optionen beschränken) will, ist dann die Frage?
Dann informier dich bitte doch richtig, vielleicht solltest du mit mehr Quellen experimentieren?
https://geizhals.de/palit-geforce-gtx-1050-stormx-ne51050018fef-a1843278.html?hloc=at&hloc=de&v=e

@Affenzahn hat in einem Beitrag hier auch nochmal auf den unseeligen RTX Artikel erinnert, "Just buy it"

Wenn du mit deinem Board super gut klar kommst ist doch alles gut. Ändert nix daran das die US Seite von TH für den Gulli ist.
 
  • Gefällt mir
Reaktionen: Chismon
Zurück
Oben