thepusher90 schrieb:
Wir werden es ja sehen, ob AMD auch so kurzsichtig agieren wird wie du das tun würdest und sehen das Resultat dann in 2-3 Jahren anhand des Standings von AMD auf dem Markt.
Eine kurzsichtige Reaktion wäre jetzt schnell und billig viele Kerne auf den Markt zu werfen und daran kaum etwas zu verdienen. Was wäre das Ergebnis davon?
Intel wird dann spätestens kommendes Jahr reagieren, AMD verdient während dieser Zeit kaum Geld und am Ende lacht Intel sich schlapp und macht weiterhin mehr Gewinn als AMD Umsatz.
Man muss schon in guten Zeiten Geld verdienen um langfristig am Markt bestehen zu bleiben. Schnelles Geld führt hier zu nichts, weil der Markt dann gesättigt ist und man gar nichts mehr verdient.
Zum Glück sitzen aber bei AMD keine Dummköpfe und scheinen dies durchaus zu wissen, sonst hätten wir heute keine 8 sondern 16 Kerne gesehen.
MK one schrieb:
Würde ich nicht behaupten... ich hab zur Zeit 8 x 3.0 Graka Lanes abgezweigt um zusätzlich 2 NVME ( zusammen 3 ) anzuschliessen , die 7 nm Vega R7 hat 4.0 , die künftigen Navi Karten werden ebenfalls 4.0 haben . Erhielte also der 1 Slot 8 x 4.0 Lanes wäre es von der Bandbreite her genausoviel wie 16 * 3.0 .
Wie ich bereits sagte, kommt es auf die Aufteilung der Lanes an. Wenn du ein Board hast, das nur ein 16er Steckplatz hat, dann sind die weg egal ob du davon nur 8 Lanes bräuchtest. Bestehende Boards werden auch weiterhin das Problem haben, dass sie eine zweite oder dritte NVMe SSD nur unterstützen, wenn dafür andere Sachen deaktiviert werden.
Die bisherigen Boards wurden danach gestaltet was es bisher auf der Plattform gab und weil SLI auch wenig Bedeutung in diesem Sektor hat, wirst du auch nicht einmal überall 2x8 Lanes haben.
Es ist schön die doppelte Geschwindigkeit haben zu können, nur ändert es eben wie bereits gesagt, nichts an der Anzahl und Aufteilung der Lanes. Auch du würdest eher davon profitieren, wenn AMD beim neuen Chipsatz einfach x 3.0 Lanes bereitstellt, du daran deiner SSDs betreiben kannst und deiner Grafikkarte die volle Anzahl Lanes von der CPU bereit stehen.