SV3N schrieb:
Sowohl wccftech als auch VideoCardz haben die selben Quellen und sprechen von 1.536 ALUs und 16 CUs.
Anhang anzeigen 1213373
Ich werde das aber noch einmal überprüfen und ggf. ändern.
Danke für den Hinweis.
LG
Sven
Die Originalquelle dürfte RedGamingTech sein, die in einem Video von RDNA2 gesprochen haben, mit der Anmerkung das eine Quelle auch RDNA3 genannt hat, sie das aber für unwahrscheinlich halten:
https://wccftech.com/amd-ryzen-phoenix-apus-revolution-for-budget-pc-gamers-integrated-graphics/
Genannt wurden dann "16+" und "16-24 CUs" für Phoenix, daher kommen die Zahlen.
Nimmt man die alte Zählweise und rechnet mit 64 Shader Cores pro CU wären das 1536 Shader Units.
Tatsächlich sollten es 6 RDNA3 WGPs werden, wo jeder Work-Group Processor über 256 Shader Units verfügt.
RDNA1 und 2 können die WGPs im WGP oder im CU-Mode laufen lassen, bei RDNA3 klingt es eher so, als ob nur noch den WGP-Mode geben wird, aber mal sehen.
VPG_Danny schrieb:
@mdPlusPlus
Das ist recht einfach und logisch zu erklären. Durch DDR5/LPDDR5 wird Bandbreite verfügbar die eine größere GPU Einheit in den APUs auch versorgen kann. Bisher war man primär durch die geringere Bandbreite der DDR4 Plattformen begrenzt und die RDNA/2/3 wäre gegenüber Vega im nichts verpufft. Jetzt lohnt es sich da ran zu klotzen.
RDNA2 leistet mehr pro Bandbreite, als Vega, man hätte RDNA2 genauso auf DDR4-Plattformen herausbringen können, mit weniger Einheiten, falls nötig.
Mehr Leistung und Effizienz hätte es trotzdem gegeben.
Legt man das genannte Argument strickt aus, dann wäre man bei RDNA3 mit 1536 Shader Cores und höherem Takt ja schon wieder bei einer Barriere.
Die Rechenleistung könnte sich mehr als verdoppeln, aber die DDR5-Geschwindigkeit wird in einem Jahr nicht doppelt so hoch ausfallen.
Folglich, es macht keinen Sinn RDNA3 zu verwenden, DDR5 ist zu lahm.
pipip schrieb:
Mir egal wieviel CUs die IGP hat. Viel interessanter neben DDR5 Si, wie groß ist der L3 Cache oder gibt es einen infinty Cache ?
Mit RDNA3 sollte allgemein die Cache-Hierarchie angepasst werden.
Möglich ist natürlich ein größerer GPU-LLC, um die Bandbreitenversorgung zu gewährleisten.
Laut Gerüchten soll der Nachfolger Strix-Point über einen System Level Cache für die APU verfügen.