- Registriert
- Juli 2021
- Beiträge
- 2.766
Ähm, kann man so nicht schreiben, Jeder der Ahnung von den Architekturen hat, hätte gehofft, das AMD einen "L4-Cache" einbaut, den die GPU und CPU nutzen kann, aber nicht unbedingt damit gerechnet.Nagilum99 schrieb:Jeder der Ahnung von den Architekturen hat, hat nie erwartet, dass da ein Infinitycache vorhanden sein wird.
Und wer weiß, vielleicht wird AMD sogar irgendwann etwas wie ein "Pro" raus bringen, der einen entsprechenden Cache auch hat.
... Nein! Einfach nur Nein! SRAM verbraucht weit weniger Energie, als ein "externer" HBM-Baustein und ebenso weniger als ein GDDR6 oder GDDR6X Baustein.Nagilum99 schrieb:SRAM ist immer schon Stromfresser gewesen und HBM lässt sich nicht mal eben und/oder günstig unterbringen.
Natürlich wäre die Leistung deutlich höher, aber eben nicht ohne Nebeneffekte.
Caches in der CPU verbrauchen viel weniger als ein externer Baustein mit einem entsprechenden Controller. Das Problem ist eher, dass diese Caches Transistoren kosten und damit im Zweifle teuer werden.
Nein, das ist so nicht richtig. Die Aufteilung von 64 Bit auf 2 * 32 Bit hat nichts damit zutun "Multicore-CPUs" besser bedienen zu können und genauso wenig soll damit die Bandbreite erhöht werden, sondern es soll die Auslastung verbessern und es so ermöglichen näher an die theortische Bandbreite zu kommen.Nagilum99 schrieb:Das dient dazu Multicore CPUs besser bedienen zu können und hat rein gar nichts mit erhöhter Bandbreite zu tun.
Ebenso sollen damit Wartezeiten und Co optimiert/verringert werden. Davon profitierne Multicore-CPUs - richtig - aber davon profitiert auch ein einzelner Kern, weil man mehre Operationen auf den Arbeitsspeicher gleichzeitig ausführen kann.
Absolut ichtig, einer der Gründe, warum RDNA diesen dicken Cache hat. Zudem kann man den Cache auch deutlich schneller ansprechen, als zusätzlich über einen Controller zugehen.bensen schrieb:Zeit wann ist SRAM ein Stromfresser? Jeder Speicherzugriff der nicht off-Die zum DRAM muss spart Energie.
Ein dicker SRAM würde den Chip sparsamer machen.
HBM benötigt einen Controller, GDDR6 benötigt einen Controller. Oder man muss den Speichecontroller entsprechend anpassen.
Ein Systemcache, wie im M1, macht da bei der CPU als L4 und als L3 für die iGPU mehr sind.