@RogueSix
Du redest ziemlichen Unsinn. Keiner bestreitet, dass Intel zurück liegt. Aber es ist eben eine Generation und nicht zwei.
Intel hat sein Namensschema an TSMC und Samsung angepasst, da die vorher schon fleißig die Nummern verkleinert haben.
Samsung treibts noch weiter, die sind schon bei 4LPP, entsprechen aber N7 bei TSMC.
Ob EUV oder nicht ist auch ziemlich unerheblich, es kommt aufs Ergebnis an. Samsung war als erstes damit dran, ist aber selbst nach mehreren Iterationen immer noch nicht besser als Intels N7 in DUV.
Neben Transistordichte ist auch die Taktbarkeit und Effizienz ein Thema. Und überall ist Intel 7 am ehesten vergleichbar mit TSMCs N7. Taktbarkeit eher besser, Density und Effizienz vielleicht etwas schlechter. Aber TSMCs 10 nm ist erheblich schlechter.
Da werden moderne 3D Packaging Methoden benötigt, um das effizient hinzubekommen.
Sie haben auch nicht den L1 Cache genannt, ALUs, Decoder Breite, TLB, reorder buffer, ...
Da sind alles kleine Informationshäppchen. Der Rest kommt später.
Du redest ziemlichen Unsinn. Keiner bestreitet, dass Intel zurück liegt. Aber es ist eben eine Generation und nicht zwei.
Intel hat sein Namensschema an TSMC und Samsung angepasst, da die vorher schon fleißig die Nummern verkleinert haben.
Samsung treibts noch weiter, die sind schon bei 4LPP, entsprechen aber N7 bei TSMC.
Ob EUV oder nicht ist auch ziemlich unerheblich, es kommt aufs Ergebnis an. Samsung war als erstes damit dran, ist aber selbst nach mehreren Iterationen immer noch nicht besser als Intels N7 in DUV.
Neben Transistordichte ist auch die Taktbarkeit und Effizienz ein Thema. Und überall ist Intel 7 am ehesten vergleichbar mit TSMCs N7. Taktbarkeit eher besser, Density und Effizienz vielleicht etwas schlechter. Aber TSMCs 10 nm ist erheblich schlechter.
Ergänzung ()
Ein MCP in der derzeitigen Form wird immer mehr verbrauchen.Simanova schrieb:Also ich kann euch verraten, dass der AMD Ryzen 6800HS im Leerlauf rund 5 Watt nuckelt.
Wenn AMD es schafft diese Technik in die Ryzen 7000 zu implementieren, dann können wir mit 10-15 Watt im Leerlauf rechnen, was nochmal deutlich den Energieverbrauch in Alltags-Situationen senkt.
Da werden moderne 3D Packaging Methoden benötigt, um das effizient hinzubekommen.
Ergänzung ()
Was hat das mit verheimlichen zu tun? Es ist ein Teaser und keine komplette Architekturvorstellung auf der Hot Chips.Calid schrieb:LOL, warum sollen sie etwas verheimlichen was GLEICH gebleiben ist?
Sie haben auch nicht den L1 Cache genannt, ALUs, Decoder Breite, TLB, reorder buffer, ...
Da sind alles kleine Informationshäppchen. Der Rest kommt später.
Zuletzt bearbeitet: