- Registriert
- Okt. 2006
- Beiträge
- 7.198
@der-junge
Als komplette Timings könntest du sowas probieren:
1,45v Vdimm max, ~1,42v müsste reichen
SOC 1,1v
Widerstände beibehalten
Als komplette Timings könntest du sowas probieren:
tCL 16
tRCDRD 19
tRCDWR 16
tRP 20
tRAS 32
tRC 52
tRRDS 6
tRRDL 8
tFAW 24
tWTRS 4
tWTRL 12
tWR 14
tRDRDSCL 4
tWRWRSCL 4
tRFC 485
tCWL 14
tRTP 12
tRDWR 9 o. 10
tWRRD 2
tWRWRSC 1
tWRWRSD 7
tWRWRDD 7
tRDRDSC 1
tRDRDSD 5
tRDRDDD 5
tCKE 1
tRCDRD 19
tRCDWR 16
tRP 20
tRAS 32
tRC 52
tRRDS 6
tRRDL 8
tFAW 24
tWTRS 4
tWTRL 12
tWR 14
tRDRDSCL 4
tWRWRSCL 4
tRFC 485
tCWL 14
tRTP 12
tRDWR 9 o. 10
tWRRD 2
tWRWRSC 1
tWRWRSD 7
tWRWRDD 7
tRDRDSC 1
tRDRDSD 5
tRDRDDD 5
tCKE 1
1,45v Vdimm max, ~1,42v müsste reichen
SOC 1,1v
Widerstände beibehalten