News AMD Ryzen Threadripper: 64 PCIe-Lanes und Unterstützung für 2 TByte RAM

[Vitec]

2TB Ram das gibt ne nette Ramdisk für Star Citizien

 

[Gewuerzwiesel]

Also sollten die Taktraten stimmen wäre das Ding als Simulationsrechner sehr interessant. 18-24 Kerne sind in etwa das Ende der Fahnenstange für meine Simulationen, darüberhinaus hilft eigentlich nur der Takt. Gegenüber einem Xeon e5 2699 v3 und v4 hätte es wohl einen ziemlich großen Vorteil.

 

[C4rp3di3m]

Ich sehe das so, es gibt Spiele die viele Threads nutzen können, diese werden dadurch etwas Flotter, Spiele die weniger nutzen werden dafür aber auch nicht Langsamer. Es gibt jetzt immer öfters x64 Game.exen wo bei Empfohlen 16GB RAM steht also mehr haben ist dann sicher auch von Vorteil.

Das Wichtigste ist und bleibt aber, dass es auch Leute gibt die mit ihren PC Arbeiten oder Hobbymässig noch andere Sachen machen, z.B. x264/x265 Encoding und megui mit vielen Kernen und massig RAM macht richtig Laune z.B. Auch Fotobearbeitung und co Profitieren.

Letzter Punkt, ich habe damals 2011 für mein System insg. bis jetzt ca. 3000€ Ausgegeben. Dafür ist der PC immer noch für alles Tauglich auch Spielen in UltraMax was wees icke seit 6!! Jahren. Ich Baue gern, aber ein PC soll bei mir auch eine weile Luft haben.
Damals sagten einige, wozu 16GB RAM brauchst du doch nicht, das war wohl nix
Wenn ich jetzt also für 2500/3000€ ein 16+ Core System zusammen Baue, dann kann ich darauf Vertrauen dass der PC 6-7 Jahre seinen Dienst erfüllt. Es gibt auch Nutzer die Wertigkeit schätzen, wie ich z.B.


mfg

 

[Holt]

Kann Threadripper denn nicht mit LRDIMM umgehen? Epyc als Server-CPU sollte es können und damit auch Threadripper als halber Epyc und sogar die ganzen RYZEN, da doch alle die gleichen Dies und damit den gleichen RAM Controller enthalten.

 

[Ganzir]

ein 16+ Core System zusammen Baue, dann kann ich darauf Vertrauen dass der PC 6-7 Jahre seinen Dienst erfüllt. Es gibt auch Nutzer die Wertigkeit schätzen, wie ich z.B.

Stimme die voll und ganz zu, da einzige was ich an meinem System tausche ist ab und an mal die Graka, ansonsten habe ich noch nichts gefunden, was 2 E5-2687W v2 mit 128GB RAM nicht "wuppen" könnten.

Da 16 Kerne nun halbwegs Massenmarkttauglich werden, wird sich zeigen, wann eine Erhöhung der Kernzahl wieder etwas bringt, dann könnte ich mir vorstellen wieder aufzurüsten, was die CPU(s) angeht.

Im Moment ist es so, das viele Kerne sogar hinderlich sind. Steam zum beispiel muss ich so starten:

C:\Windows\System32\cmd.exe /C start /affinity FFFF steam.exe

sonst funktioniert GTA V nicht.

 

[Serphiel]

Während ich das für den korrekteren Ansatz halte (Lanes im Überfluss) bleibt die Frage offen ob AMD überhaupt was für mich anbieten kann?
Schon der als gesichert geltende 12 Kerner wird doch vermutlich 1000€ kosten und demnach nicht für mich in Frage kommen.
Der 10 Kerner aus der Gerüchteküche ist wenn ich das richtig verstanden habe auf Grund der Symmetrieanforderungen der Architektur ja nur ein Luftschloss?
Und ein 8er wäre wohl nicht rentabel bzw. würde mit Ryzen 7 konkurrieren?

 

[YforU]

Sry, aber das ergibt keinen Sinn. Warum sollte AMD aus "Kompromiss" 8 PCIe Lanes in den Müll werfen, wenn sie ohnehin vorhanden sind? Bei 2011-v3 waren bisher sogar CPUs mit 12 Lanes Unterschied möglich, bei 2066 kommen sogar Mainstream CPUs mit nur 16 Lanes auf einen Sockel, der bis zu 44 Lanes bereitstellen kann. wo gibt es dort einen "Kompromiss" (PCIe Lanes fallen bei den großen CPUs weg)?

Sowohl LGA2011 als auch LGA2066 sind HEDT. Im Vergleich zu Consumer Massenware sind die Stückzahlen winzig und der Preis spielt nur eine sehr untergeordnete Rolle. Wenn ein Board in der Produktion ein paar Euro mehr kostet ist es vergleichsweise egal. Bei Consumer geht es um Beträge weit hinter dem Komma (->OEMs). Hinzu kommt das eine Consumer Plattform bei größeren Unterschieden der CPUs auseinander driftet und dann hätte man sich den gemeinsamen Sockel gleich sparen können. Es ist nicht gewünscht das es effektiv für APUs und SoCs großteils unterschiedliche Boards gibt. Produktpolitik und Marktwirtschaft.

Etwas zu designen und zu produzieren, wo man einen nicht unerheblichen Teil der Featueres nie nutzt, ist wirtschaftlicher und technologischer Schwachsinn. Da hätten sie sich die zusätzlichen Lanes sparen können.

Der Chip hinter dem Produkt Ryzen heißt Zeppelin und wird von Consumer über HEDT bis Server sowie Network/Storage eingesetzt. AMD hat einen einzigen Chip entwickelt um alle diese Segmente bedienen zu können. Je nach Marktsegment werden deshalb integrierte Einheiten des SoCs aktiviert bzw. deaktiviert. AMD hat weder die Ressourcen noch die Stückzahlen um wie Intel derart viele einzelne Designs zu entwickeln und fertigen zu lassen.

Es ist heute üblich mehr Funktionsblöcke und Features in einen Chip zu integrieren als dieser für ein einzelnes Marktsegment benötigt. Selbst Intel macht das in kleinerem Umfang.

In Zeppelin steckt ja noch viel mehr. 4x10GbE, I/O Interfaces für MCMs mit bis zu vier Chips und Dual Socket etc. Davon ist auf AM4 auch nichts zu sehen

4x Zeppelin (Ryzen) = Epyc:
https://3s81si1s5ygj3mzby34dq6qf-wp...-content/uploads/2017/05/amd-epyq-package.jpg

Ich habe gerade nochmal nachgesehen. Ich konnte keine Folie von den Ryzen 7 finden, wo die 20(24) PCIe Lanes aufgeführt waren. Vlt. hat jemand von euch noch mehr Wissen darüber.

Das war schon bekannt bevor der Sockel von FM3 zu AM4 umbenannt wurde:
https://pics.computerbase.de/6/5/8/0/1/5-1080.204100071.jpg

x16 für dGPU
x4 an Chipset (Promontory)
X4 für GPP/NVMe

Oder in aktuell: Die I/O-Schnittstellen der Chipsätze und CPUs
https://www.computerbase.de/2017-01/am4-x370-b350-a320-chipsatz-vergleich-update/

 

[Der_Unbekannte]

@ Seriphel

Ich kann es nur immer wieder verdeutlichen: Der HEDT Sockel ist ein Prestigesockel, der eigentlich als solches keinen Sinn im Markt hat, außer zu zeigen, wer technisch der Beste ist (AMD vs Intel). Ebenfalls ist es für die Leute mit zu viel Geld, die das Beste vom Besten haben wollen, vollkommen gleich ob sie es nutzen können oder nicht. Wer wirklich Geld mit möglichst viel Rechenleistung verdient, oder viele Kerne und IO braucht, der greift ohnehin zu den Opteron/Epyc CPUs, vlt. sogar noch mit Dual Sockel. Preis/Leistung spielt beim HEDT-Ultra-Enthusiast-Premium Markt keine Rolle.

AMD deckte bis 500 Euro bereits alles mit AM4 ab. Mehr ergibt kaum Sinn. Selbst wenn man einen 8 Kerner für 650 Euro bekäme, so wäre dieser trotz mehr Cache kaum schneller, evtl. sogar langsamer, als der normale Ryzen 7 (4+4 Kerne vs 2+2+2+2 Kerne, letztere ist schlechter), ein 10 Kerner wäre ebenso kaum schneller als ein 8 Kerner.

 

[Chismon]

... beißt sich etwas wenn manch einer zb die "wenigen" Lanes bei Ryzen 7 kritisiert und über den 2011er argumentiert, dann aber meint "braucht keiner". Andersrum genauso. Gibt genug die meinten dass die verfügbaren Lanes bei Ryzen ewig ausreichen und nun seit Bekanntwerden Threadripper auf den 28 /40 von Intel rumreitet. Fakt ist eher der dass selbst Pros mit 28 gut hinkommen. Kam ich auch mit SLI, 10GBe, M2 SSD. GPU dann halt 8+8 wie bei Ryzen auch. Macht dann etwa 1-5% Performance weniger als 16x, wenn überhaupt.

Naja, die große Frage für Spiele-Enthusiasten und Early Adopter ist was der kleinste Threadripper (R9-1955(x)) kosten wird im Vergleich zur direkten Skylake Konkurrenz und zum R7-1800X natürlich. Wenn man sich sowieso ein teures RyZen Board angeschafft hätte, dann wird man nicht viel mehr für ein Einstiegs-Whitehaven Board zahlen müssen.

Ob die 2 Kerne und 40 Lanes mehr des kleinen R9 wesentlich mehr als die 8 Kerne eines R7 bei 4 GHz reißen werden, hängt natürlich auch von der Speicher- und GPU-Konfiguration ab und eben dem Spieletitel. Bei einem sehr CPU(- und auch GPU)-lastigen Titel wie Total War - Warhammer könnte sich das vergleichsweise schon bemerkbar machen.

Allerdings ist dann die Frage, ob Pinnacle Ridge RyZen in 14nm+ gefertigt trotz wieder "nur" 24 Lanes wegen des AM4 Sockels nicht Schlitten fahren dürfte mit den (weniger herstellungsoptimierten) 14nm Threadripper CPUs?

Ich hoffe ja innigst auf eine Gegenüberstellung von R9-1955(X) und R7-1800X sowie passenden Intel Pendants (dem Skylake-X 6- und 8-Kernern etwa) dann für den CB Testvergleichsartikel zum Marktstart der Threadripper CPUs.

Für realistisch hielte ich 579 Euro für den R9-1955 10-Kerner und vielleicht 649 Euro für den R9-1955X 10-Kerner schon und erste R9 12-Kerner könnten so im 700-800 Euro Bereich liegen, wenn AMD da eine ähnliche Preispolitik wie bei RyZen fahren würde.

 

[DonL_]

@ Der Unbekannte

Ich glaube, dass seit AMD unter der Führung von Lisa Su steht, dort sehr sehr vieles richtig gemacht wurde, gerade die Entwicklung des CCX Moduls ist dafür ein Beispiel und ich denke die werden sich bei AMD etwas dabei denken diese HEDT Plattform rauszubringen.
Dazu muss das Ding ja schon mindestens seit einem Jahr geplant sein und seit Anfang des Jahres E.Samples bei den Boardherstellern, das ist ja jetzt nicht alles aus dem Hut gezaubert.
Ich glaube es hat AMD einfach wenig bis sehr wenig gekostet diese Plattform zu entwickeln, es ist ein X370 Chipsatz auf dem Server Sockel, beides wurde für andere Plattformen entwickelt und wieviel CCX man nun zu einer CPU zusammenbaut, scheint recht "egal" zu sein, vor allen dingen finanziell in der Produktion.
Also warum soll man Intel nicht angreifen, wenn man finanziell sehr wenig zu verlieren hat und die Möglichkeiten da sind, weil alles aus dem Baukasten kommt und keine Entwicklungskosten da sind?

 

[Der_Unbekannte]

@DonL_

Du verstehst mich falsch: Natürlich macht AMD zumindest im CPU Segment alles richtig. Schließlich ist im HEDT Markt die Marge am Größten und das kann AMD sehr gut gebrauchen.

Ich frage mich nur Folgendes: Warum kann AMD die vollen 16 Lanes pro CCX bei Threadripper nutzen, die vollen 32 bei AM4 aber nicht? Und nein, ich glaube nicht, das es an der kleinen Sockelgröße liegt. Schließlich hat AMD ja Zen und AM4 designt, somit waren die Spezifikationen schon lange klar. Daher ist der AM4 Sockel an sich keine Entschuldigung für ganze 8 fehlende Lanes. Diese Lanes kosten in der Herstellung und Entwicklung ja dennoch Geld. Wenn AMD keine 16 Lanes ausführen hätte können, dann hätten sie die Lane Anzahl z.b. ja auf 12 pro CCX beschränken können (damit wäre Zeit, Geld und Die-Fläche gespart worden). Dadurch käme man genau auf 24 bei AM4 und Threadripper hätte immer noch ganze 48 Lanes. Wo also ist das Problem mit den 8 Lanes?

Ich habe nur eine einzige Erklärung, die Sinn machen würde: Die PCIe Lanes sind ebenso wie die Speicherchannel NICHT an ein CCX gebunden und können daher frei entschieden werden von AMD.


@Chismon

Du hast es bereits gesagt: Pinnacle Ridge und die nachfolgenden Zen Generationen sind einfach besser als ein kleiner 10 Kerner. Momentan sind die HEDT CPUs theoretisch zumindest in jeglicher Hinsicht besser, als die normalen AM4 CPUs. Das liegt aber schlicht daran, das noch der Taktvorteil fehlt, so wie es bei Intel mit den 4 Kernern (4790K, 6700K,7700K etc.) gegenüber ihre High End Riege der Fall war. In meinen Augen sind die Ryzen CPUs stark genug im Multithread mit 8 Kernen. Sobald AMD die IPC und die Taktbarkeit anheben kann, werden sich auch die "kleinen" 6 und 8 Kerner in vielen Anwendungen und Spielen ein gutes Stück abheben können.

 

[Serphiel]

@Der_Unbekannte: Ich habe kein Problem ein bisschen Premium zu zahlen für meine unsinnigen Spielereien.
Ich fahre derzeit einen X79 zusammen mit einem i7-4930k. Das macht auch keinen Sinn, genauso wenig wie ein X99 mit i7-6850k.
Aber weißt was die geboten haben? 40 Lanes für 600€. Da kannst quasi reinstecken was du willst und das mit maximaller Bandbreite.
Und das bietet diesmal scheinbar weder Intel noch AMD wobei zwischen 600 und 1000€ eine Lücke klafft da hätte das sicher seinen Platz gefunden.

 

[Der_Unbekannte]

@Seriphel

Dem stimme ich nicht zu. Tatsächlich hat ein 4930K mit X79 Sinn gemacht, ebenso ein 3930K. Vor AM4 waren die HEDT Sockel die einzige Möglichkeit, einen 6 Kerner zu bekommen, den durchaus viele schon gebrauchen konnten. Ich spreche hier bewusst von "normalen" Desktop Usern. Ab Haswell konnte man sich 200 Euro durch den 5820K sparen. Im Großen und ganzen war es aber immer noch kostspielig. Die HEDT Plattform hatte durch Intel eine Berechtigung, da ein 6 Kerner mit Leistung einfach nicht anders zu bekommen war.
Man wurde allerdings gezwungen, eine teure Plattform mitzukaufen, was das ganze unattraktiv gemacht hatte.

 

[Raucherdackel!]

@Der_Unbekannte: Wieso regst du dich eigentlich so über die fehlenden Lanes im Vergleich zu Threadripper auf?

 

[Der_Unbekannte]

Ich rege mich nicht auf, ich frage mich nur: warum? Wieso fehlen diese Lanes?

 

[YforU]

Wenn AMD keine 16 Lanes ausführen hätte können, dann hätten sie die Lane Anzahl z.b. ja auf 12 pro CCX beschränken können (damit wäre Zeit, Geld und Die-Fläche gespart worden). Dadurch käme man genau auf 24 bei AM4 und Threadripper hätte immer noch ganze 48 Lanes. Wo also ist das Problem mit den 8 Lanes?

Ich habe nur eine einzige Erklärung, die Sinn machen würde: Die PCIe Lanes sind ebenso wie die Speicherchannel NICHT an ein CCX gebunden und können daher frei entschieden werden von AMD.

I/O hat genauso wie der Speichercontroller mit den CPU Clustern keine direkte Korrelation. Schlussendlich hängt alles am internen Bus des SoCs (AMD: Fabric) und kann damit flexibel konfiguriert werden. Zur besseren Illustration das Blockschaltbild eines ARM SoCs (hier CCI 400):
http://www.techdesignforums.com/wp-content/uploads/2014/10/arm-juno-block.png

Was es mit den PCIe Lanes ansonsten so auf sich hat zeigt dieses Bild ganz gut: (4x Zeppelin, also Epyc)
http://cdn.wccftech.com/wp-content/uploads/2017/05/AMD-Naples-Block-Diagram-1.jpg

->Integrated I/O mit 128 PCIe Lanes (4*32)

Von den 128 PCIe Lanes sind 32 umkonfigurierbar zu SATA und 16 zu 10GbE. Macht damit 8 und 4 je Chip. Einfach komplett weglassen ist deshalb keine Option denn die Flexibilität braucht AMD für andere Produkte als Ryzen. Die vielen SATA Ports und NICs sind beispielsweise vor allen für Storage SoCs notwendig.

PS: Von AMDs Bild nicht täuschen lassen, das ist sehr oberflächlich und daher das Blockschaltbild des ARM SoCs.

 

[Nureinnickname!]

2 Stunden Trotz 16 Threads für das Encoding mit H265? Heftig, dachte der CPU wäre schneller. Wie lange braucht denn ein i7 8 Kerner bei den Selben Settings?

 

[ScOuRgE_]

Selbstverständlich sind die Lanes konfigurierbar genauso wie der Speichercontroller. AMD bestellt doch wegen so ein paar I/O-Anpassungen nicht gleich einen komplett neuen Maskensatz für etliche Millionen.

Edit: Abgesehen davon erhöht die Redundanz der Lanes die Ausbeute an funktionsfähigen Chips. Alles sehr wirtschaftlich und effizient, was sich AMD da ausgedacht hat.

 

[Der_Unbekannte]

I/O hat genauso wie der Speichercontroller mit den CPU Clustern keine direkte Korrelation. Schlussendlich hängt alles am internen Bus des SoCs (AMD: Fabric) und kann damit flexibel konfiguriert werden. Zur besseren Illustration das Blockschaltbild eines ARM SoCs (hier CCI 400):
http://www.techdesignforums.com/wp-content/uploads/2014/10/arm-juno-block.png

Was es mit den PCIe Lanes ansonsten so auf sich hat zeigt dieses Bild ganz gut: (4x Zeppelin, also Epyc)
http://cdn.wccftech.com/wp-content/uploads/2017/05/AMD-Naples-Block-Diagram-1.jpg

->Integrated I/O mit 128 PCIe Lanes (4*32)

Von den 128 PCIe Lanes sind 32 umkonfigurierbar zu SATA und 16 zu 10GbE. Macht damit 8 und 4 je Chip. Einfach komplett weglassen ist deshalb keine Option denn die Flexibilität braucht AMD für andere Produkte als Ryzen. Die vielen SATA Ports und NICs sind beispielsweise vor allen für Storage SoCs notwendig.

PS: Von AMDs Bild nicht täuschen lassen, das ist sehr oberflächlich und daher das Blockschaltbild des ARM SoCs.

Also zusammengefasst haben die PCIe Lanes an sich nichts mit dem CCX zu tun, sondern sind sozusagen ein "Extra Chip" wenn man das AMD Schaltbild verwendet (Der ganz Rechts oben mit der Bezeichnung "PCIe3, SATA3,10 GBE)? Dieser Extra Chip hat also im Fall von Naples 128 PCIe Lanes, wovon 32 Lanes als SATA und 16 Lanes zu 10 GbE eingesetzt werden. Dann sind diese insgesamt 48 Lanes sozusagen "reserviert" für eben IO. Können diese 48 Lanes aber auch theoretisch für andere genutzt werden, oder sind diese an Sata und GbE IO gebunden?

Bei AM4 ist es dann das gleiche? Man hat einen Extra PCIe Chip auf dem Die, bei dem 20 freie PCIe Lanes für Graka und Chipsatz vorhanden sind plus 4 Lanes für NVme oder Sata und die (ich weiß nicht, wie viele Lanes für die USB3.0 Schnittstellen gebraucht werden) Lanes für 4 mal USB3.0?

 

[YforU]

Also zusammengefasst haben die PCIe Lanes an sich nichts mit dem CCX zu tun, sondern sind sozusagen ein "Extra Chip" wenn man das AMD Schaltbild verwendet (Der ganz Rechts oben mit der Bezeichnung "PCIe3, SATA3,10 GBE)?

Richtig, es sind praktisch unabhängige Funktionsblöcke. In der Realität sieht das auf einem Die (hier Sandy Bridge) so aus: http://extreme.pcgameshardware.de/a...-shot-im-rueckblick-die-shot-sandy-bridge.png

Dieser Extra Chip hat also im Fall von Naples 128 PCIe Lanes, wovon 32 Lanes als SATA und 16 Lanes zu 10 GbE eingesetzt werden. Dann sind diese insgesamt 48 Lanes sozusagen "reserviert" für eben IO. Können diese 48 Lanes aber auch theoretisch für andere genutzt werden, oder sind diese an Sata und GbE IO gebunden?

Die werden konfiguriert wie AMD es für einzelne Produkte braucht. Dadurch ist man zum einen sehr flexibel und zum anderen trotzdem noch effizient (Platzbedarf auf dem Chip).

Bei AM4 ist es dann das gleiche? Man hat einen Extra PCIe Chip auf dem Die, bei dem 20 frie PCIe Lanes für Graka und Chipsatz vorhanden sind plus 4 Lanes für NVme oder Sata und die (ich weiß nicht, wie viele Lanes für die USB3.0 Schnittstellen gebraucht werden) Lanes für 4 mal USB3.0?

Es ist der gleiche Die wie oben bei Naples. Nur halt einer statt vier im CPU Gehäuse (->MCM). USB benötigt wie I2C, LPC etc. keine PCIe Lanes sondern kommt über den integrierten Chipsatz (Controller Hub).