News AMDs X570-Chipsatz: Die erste Desktop-Plattform mit PCIe 4.0 im Überblick

[Mickey Cohen]

Das macht endlich mal Sinn! 👍

Aber sind die 4 Lanes, die normalerweise zum Chipset gehen würden, auch "flexible" wenn die CPU "stand alone" betrieben wird? Werden wir wohl erst erfahren wenn Matisse offiziell vorgestellt wird.

interessante frage, kann ein ryzen überhaupt standalone laufen?

 

[HaZweiOh]

Die Gigabyte-Boards verfügen alle über QFlash, das BIOS lässt sich ohne CPU updaten.

 

[Robo32]

War nicht nötig

Dann dürfte es mal ausnahmsweise genug Zeit geben um Vergleiche mit X370/X470 und X570 anzustellen...
Interessant vor allem da hier wohl die meisten nicht unbedingt geneigt sind auf X570 umzusteigen.

 

[Karl S.]

Inwieweit macht sich das beim Kauf eines 470ers dann bemerkbar? Wenn es diese Option gäbe, dann wirds bei mir wohl auch ein 470er Board, denn a) gibt es da sicher eine große Palette bewährte Boards und b) brauch ich den Großteil von dem 570er Chipsatz nicht ansatzweise.

Wenn du keinen Prozessor zum Updaten des Mainboards hast, dann ist das praktisch. Keine Ahnung was du jetzt von mir willst.

 

[Schnitz]

Wer updatet denn sein Bios bei einem Board, verliert daraufhin Bristol Ridge Support und will den BR aber weiter betreiben.

Noch gibt es für die billigen A320 Bretter keine 400er (geschweige denn 500er) Nachfolger. Wenn einem da jetzt das Board abraucht und kauft ein neues, mit aktuellem BIOS, nach, dann hat man schon ein Problem

 

[yurij]

Eigentlich hat die CPU schon alles was man für ITX braucht. Chipsatz ist hier fast schon obsolet.

Wenn sie noch ein Paar PCIe Lanes und USBs in die CPU (I/O Modul) integrieren, ist Chipsatz bzw. MCH im Desktop Umfeld gestorben. Im Modul werden die PHYs sowieso vom CPU Kühler mitgekühlt. Wer ungewöhnlich viele SATA oder USB Anschlüsse benötigt, kann auf Erweiterungskarten zurückgreifen. Ohne den Chipsatz werden die Bretter wieder deutlich günstiger.

Ich nutze z.B. nur 1xPCIe x16, 1 NVMe, 2 SATA, 1 USB 3.0 und 4 USB 2.0.

 

[Colindo]

Bei MSI ist das immer noch nur Picasso. Mit „Matisse“ gibt es nur einen schwarzen Bildschirm. Kann ich dir auf Basis eigener Erfahrungen und in Rücksprache mit MSI bestätigen

Wie @RYZ3N schon sagte, da hast du aber die Büchse der Pandora geöffnet...
Ich hatte mich schon gefreut, dass Ryzen 3000 auch auf meinem Board laufen könnte, so muss ich weiter warten. Dass MSI bekanntermaßen sehr spät die BIOS-Updates veröffentlich, macht es nicht leichter. Bisher gefällt mir das Board sehr gut, würde es wenn möglich sicher weiter nutzen.

Es gibt zudem Boards die ohne eine aktuelle CPU in der Lage sind ein BIOS Update durchzuführen und nein, es sind nicht die teuren Boards.

Mein B350 kann das aber z.B. nicht.

Edit: Eigentlich muss man sich das mal auf der Zunge zergehen lassen, dass MSI jetzt erst die Updates für Picasso liefert. Ist ja schon ordentlich spät. Man sieht auch schön, dass der BIOS-Speicherplatz zu klein für die alten Bristol-Ridge-APUs geworden ist:

 

[Krautmaster]

nicht wirklich , da IF2 100 GB /sec nicht 50 GB/sec wir der IF hat , aus diesem Grunde wird die Rome 2 Sockel Version auch 160 PCIe 4.0 Lanes haben anstatt das es bei 128 bleibt ....

woher diese Zahlen? Wie sollte Rome 160 Lanes nach außen führen, das wäre eine absurd große Menge und man führt sicher keinen neuen Sockel ein.

 

[MK one]

woher diese Zahlen? Wie sollte Rome 160 Lanes nach außen führen, das wäre eine absurd große Menge und man führt sicher keinen neuen Sockel ein.

LESEN !
https://www.servethehome.com/why-amd-epyc-rome-2p-will-have-128-160-pcie-gen4-lanes-and-a-bonus/

Bei Naples wurden noch die 128 3.0 Lanes der 2 ten CPU benötigt um beide CPUs miteinander zu verkoppeln , da jedoch IF 2 100 GB statt 50 GB /sec hat sind keine 128 Lanes mehr vonnöten ...

https://www.tomshw.de/2019/04/05/am...ch-mit-128-160-pcie-gen4-lanes-auf-den-markt/

und Dual Sockel Rome Systeme kommen ... , auf der Computex hat man ja gezeigt wozu 2 Rome 64C fähig sind
https://www.computerbase.de/2019-05/amd-epyc-2-dual-sockel-rome/

https://www.tomshardware.com/news/amd-epyc-pcie-lanes-zen-2,39010.html

 

[Winder]

Ryzen kann auch ohne Chipsatz laufen.
Nur traut sich das kein Mainboard Hersteller.
Das einzige das ich bis jetzt kenne ist der DeskMini von ASRock.
Und ja, man kann die PCIE Lanes dann für etwas anderes gebrauchen.
.
.

Zu den 160 Lanes bei Epyc.
Das ist bis jetzt ja nur eine Spekulation. Sicher interessant.
Das ganze zählt dann aber nur für 2 Sockel Systeme. Der einzelne hat dann weiterhin nur 128 Lanes. (Laut Gerücht bald 129)

 

[Der Nachbar]

Mh? Das was früher per HT angebunden war, ist jetzt in der CPU integriert. Der x570 ist das was früher die SB400 etc waren. Die waren auch per PCIe x4 angebunden. Da ist nichts neu dran.

Mit dem Unterschied, das nur die Billigheimer aus dem Hause ATi als einziger Chipsatzhersteller die SB über PCIe angebunden haben. nvidia und ULi haben hier konsequent auf HT gesetzt, aber AMD hat ja die schlechtere Lösung übernommen. nvidia hat ja später konsequent NB und SB in einen Chip gepresst.

https://www.anandtech.com/show/1733/2
Das ist vorausschauende Hardwareanbindung, die im unteren Produkt auch einwandfreie Kommunikation zur CPU erlaubte. Besonders für Hardware Testsysteme war das Brett wie gemacht und beim Referenzboard hat ULi schon Produktivitätsansprüche bedacht. Zu dem Zeitpunkt konnte man nach PCIe Karten auch noch suchen.
https://www.au-ja.de/review-asrock939dualsata2-1.phtml
https://www.anandtech.com/show/1748/2

Wenn man es heute qualitativ umgesetzt haben wollte, auch der Latenzen wegen, müsste der AMD Chipsatz heute immer über IF angebunden sein.

Wenn der Ryzen 3000 nicht mal die 8+8 Konfiguraion erlaubt, hat es sich auch erledigt. Diese Konfiguration betreibe ich auf dem 790GX Chipsatz.


So oder so muss man schauen, wie AMD seine neu selbstentwickelten Chipsätze mit Treiberunterstützung vorstellt.

 

[Krautmaster]

@MK one

halte ich für reine Spekulation. "why the AMD EPYC “Rome” generation will likely " ... Da die Sache mit dem bestehenden Ökosystem funktionieren muss gehe ich schwer davon aus dass man es bei 128 Lanes für Peripherie belässt, wüsste auch nicht wo man mehr als 128 Lanes / CPU brauchen sollte, sowieso wenn wir von PCIe gen 4 reden. Hier mal eben Pins die eigentlich für IF da waren anderweitig zu belegen macht kein Sinn. Da nimmt man eher die höhere IF Bandbreite für die Inter Sockel Kommunikation mit. Wir haben ja auch doppelt so viele Kerne. Noch eher würde man hingehen und die Lanes für zb ein 4-8 Sockel Setup hernehmen.

Edit: Das wäre wie wenn man nun vermutet hätte dass Zen 2 auf AM4 plötzlich mit 32 statt 20 Lanes daherkommt.

 

[Winder]

Wenn man es heute qualitativ umgesetzt haben wollte, auch der Latenzen wegen, müsste der AMD Chipsatz heute immer über IF angebunden sein.

Wahrscheinlich macht man das sogar. AMD kann ja bei vielen PCIE Lanes auf IF um zwitschen. Macht man bei Epyc Boards mit 2 Sockeln auch so. Oder wenn eine Profi-Grafikkarte genutzt wird.

Wenn der Ryzen 3000 nicht mal die 8+8 Konfiguraion erlaubt, hat es sich auch erledigt. Diese Konfiguration betreibe ich auf dem 790GX Chipsatz.

Das wird er zu 99,9999% auch können.

 

[MK one]

@Krautmaster
Warum ? die Dual Sockel Lösung für Rome wurde neu konstruiert , klar in alten Naples Bords bleibt es bei 128 Lanes wenn man Rome da einsetzen würde , allerdinges bezweifle ich das man die alten Boards behält wenn die neuen deutliche Vorteile zeigen wie die doppelte I/O Bandbreite ggf sogar noch mehr .
Warum sollte man nicht mehr benötigte Lanes für die CPU zu CPU Kommunikation nicht nach außen führen ? Die Pins dafür exestieren , man muß sie nur umlenken , statt zur anderen CPU gehen sie halt zu einem PCIe Slot , wo soll das Problem liegen ?
Nebenbei bemerkt : Der I/O Die ist ja auch neu , ich sehe wirklich kein Problem darin , wenn man absolut wollte könnte man es sogar bei derselben Bandbreite belassen die Naples zu Naples hatte = 64 IF2 Lanes was die PCIe Lanes Anzahl beim 2P System sogar auf 190 PCIe 4.0 Lanes erhöhen würde .Daran glaube ich jedoch nicht weil ja auch die Kernanzahl steigt , jedoch ein Server System das primär Beschleunigerkarten zur Berechnung nutzt ist garantiert mit 190 PCIe 4.0 Lanes mehr gedient als mit einer höheren CPU zu CPU Kommunikationsbandbreite

https://wccftech.com/amd-epyc-rome-zen-2-7nm-server-cpu-162-pcie-gen-4-lanes-report/

 

[Winder]

@Krautmaster

Man kann heutzutage viele Pins für unterschiedliche Dinge nutzen.
Die PHY (das sind die dicken Transistoren, die die Signale herausgeben) können an verschiedene Controller angeschlossen werden.
PCIE kann man häufig auf IF umstellen.
Oder NVMe auf SATA.

Die APUs haben sogar 10 GBe integriert. Das wird aber nur bei einigen embedded Produkten genutzt, die fest verlötet sind.

 

[Krautmaster]

man wird ja sehen ob dann Server mit zehn 16x PCIe Gen 4 Slots auftauchen oder nicht ^^

Ich denke das wäre wirtschaftlicher Schwachsinn, eher wird AMD noch die IO Die eben so auslegen dass sie nicht "zu viele Lanes" hat sondern eben genau dafür Sizen wie sie gebraucht wird. Macht man bei AM4 ja genauso, 20 nutzbare Lanes, nicht mehr, nicht weniger.

Pro 16er Link sind das 31,508 GByte/s. Ich denke nicht dass man weniger als zwei dabon (~62GB/s Bidirektional) für Inter Sockel her nimmt.

Das Bild dass da servethehome angibt scheint mir selber zusammengeschustert zu sein. 4x 16x = 64 Lanes / Sockel für PCIe scheint zumindest vom Schema her stimmig zu sein.

Was ich mir ggf noch vorstellen kann ist dass man bei 1P Systemen die "übrigen" PCIe noch für Peripherie nutzen könnte, glaub ich aber weniger. Wie gesagt, das macht auch wenig Sinn bei PCIe Gen 4.

 

[Der Nachbar]

Wahrscheinlich macht man das sogar. AMD kann ja bei vielen PCIE Lanes auf IF um zwitschen. Macht man bei Epyc Boards mit 2 Sockeln auch so. Oder wenn eine Profi-Grafikkarte genutzt wird.

Wenn AMD IF auf PCIe umschalten kann, wäre es die konsequentere Lösung, wenn man von HT kommt und von PCIe auf If umschaltet.
Vorausgesetzt die Signalqualität und Durchsatz stimmen noch.

Wenn AMD Profi Grafikkarten gebaut hätte, wären sie schon für den HTX Slot gebaut worden. Einen IF Slot sehe ich nirgendwo, wo man eine Radeon Pro mit HBM mit 400GB/s auf die CPU zugreifen lassen kann. Da würden auch einige Programmierer auf den Gedanken unter OpenCL den Radeon HBM als L4 Cache zu verwenden, wenn man schon global 8GB RAM zur Verfügung hat. Da wird erst recht ein TR4 mit HBM 2 8GB L4 Cache ganz andere Aufgaben stemmen können.

Ob der Ryzen 3000 die Konfiguration umsetzen kann, bezweifle ich bei den verblendeten RGB Mainbaords als Maß für eine AM 4 Plattform. Die Ryzen Folie zeigt nur eine Konfiguration als x16.

 

[MK one]

man wird ja sehen ob dann Server mit zehn 16x PCIe Gen 4 Slots auftauchen oder nicht ^^

Ich denke das wäre wirtschaftlicher Schwachsinn, eher wird AMD noch die IO Die eben so auslegen dass sie nicht "zu viele Lanes" hat sondern eben genau dafür Sizen wie sie gebraucht wird. Macht man bei AM4 ja genauso, 20 nutzbare Lanes, nicht mehr, nicht weniger.

Pro 16er Link sind das 31,508 GByte/s. Ich denke nicht dass man weniger als zwei dabon (~62GB/s Bidirektional) für Inter Sockel her nimmt.

Das Bild dass da servethehome angibt scheint mir selber zusammengeschustert zu sein.

Du vergisst nur eines , die Rückwärtskompatibilität , Rome wird 128 PCIe 4.0 Lanes haben , weil er in alten Server MoBo passen und 128 mal 3.0 bereitstellen muß

Ryzen 3 hat 24 Lanes wie die 2000er und die 1000er weil auch er auf die alten MoBo passen muss ...

 

[Krautmaster]

gibts davon auch was von AMD?

Ich frage mich ob das EPYC überhaupt ein einziges Board wirklich ausgefahren hat... die 128 Lanes / CPU waren da ja eher overkill und einfach ein Nebeneffekt der 4 eingenstänidgen CPU Die die für sich schon 32 Lanes / Die hatten.

Aber ja. Im Prinzip müsste man eigentlich 128 Lanes / CPU abstellen. Auch wenn es schon fast" Zuviel des Guten" ist.

Edit: Man sollte immer bedenken dass Intel hier 2x40 Lanes im Dual Sockel anbietet (slebst 64 / CPU wären mehr als genug, vor allem da Gen4). Durch die eigene IO Die ist AMD nun eigentlich viel agiler aufgestellt was Lanes angeht.

Ergänzung (30. Mai 2019)

Warums erwähnt AMD in diesem Bild bei Epyc nur 64 Lanes / Sockel

https://semiaccurate.com/assets/uploads/2017/05/AMD-Eypc-2S.png

Das würde irgendwie Sinn machen wenn die aktuellen wie auch die künftigen 64 nutzbare Lanes haben. Nicht 128, bzw schon 128 Lanes beim Zen1 weil eben auf den Die so vertreten, aber 64 wirklich nutzbar.

Ggf waren die "128" immer Marketing Geblubber.

 

[MK one]

gibts davon auch was von AMD?

Ich frage mich ob das EPYC überhaupt ein einziges Board wirklich ausgefahren hat... die 128 Lanes / CPU waren da ja eher overkill und einfach ein Nebeneffekt der 4 eingenstänidgen CPU Die die für sich schon 32 Lanes / Die hatten.

Aber ja. Im Prinzip müsste man eigentlich 128 Lanes / CPU abstellen. Auch wenn es schon fast" Zuviel des Guten" ist.

Edit: Man sollte immer bedenken dass Intel hier 2x40 Lanes im Dual Sockel anbietet (slebst 64 / CPU wären mehr als genug, vor allem da Gen4). Durch die eigene IO Die ist AMD nun eigentlich viel agiler aufgestellt was Lanes angeht.

Amd wird dem Rome vermutlich sogar noch eine zusätzliche Lane spendieren , also 129 , für den 0815 Anschluß Kleinkram ( BMC ) damit 8 vollwertige PCIe Slots a 16 Lanes bereitstehen , sofern man das nicht auf 16 Slots a 8 Lanes aufteilt , ich weiß ehrlich gesagt nicht wie viel Bandbreite eine Beschleunigerkarte braucht