@mpeg
Noch mal THX!
@someone-else
Stimmt, DAS ist der entscheidende Punkt.
Beim Gigabyte GA-P55A-UD3 müsste ich mir mit Abkleben keine Sorgen machen.Habe eben im Handbuch mir das Blockdiagramm angesehen, welches eindeutig Gewissheit gibt. Die Texte, die ich darin weiter hinten gelesen habe, stiften nur Verwirrung.
Der 4x Slot ist über den NB.-CHipsatz realisiert und teilt sich Lanes mit dem zweiten PCIe 1x Slot unterhalb des 16x Steckplatzes. Da die meisten Grakas sowieso über Dual-Slot Kühlungen verfügen und dieser dann automatisch verdeckt wird, ist es keinerlei Verlust, falls dieser unbrauchbar wird.
Wenn dieser PCIe Slot belegt wäre, liefe der 4x Slot auf 1x wegen der gemeinsamen Nutzung der Lanes.
Allerdings habe ich auch schon an anderer Stelle gelesen, dass Physix 4 lanes benötigt.
=>
Somit müsste der PXIe 1x Slot bei gewünschter Nutzung von GPU + GPUPhysix auf jeden Fall frei bleiben und der 16x Slot behält seine 16 Lanes.
Das wird mein Board!
Gruß und THX!
sunzi
Noch mal THX!
@someone-else
Stimmt, DAS ist der entscheidende Punkt.
Beim Gigabyte GA-P55A-UD3 müsste ich mir mit Abkleben keine Sorgen machen.Habe eben im Handbuch mir das Blockdiagramm angesehen, welches eindeutig Gewissheit gibt. Die Texte, die ich darin weiter hinten gelesen habe, stiften nur Verwirrung.
Der 4x Slot ist über den NB.-CHipsatz realisiert und teilt sich Lanes mit dem zweiten PCIe 1x Slot unterhalb des 16x Steckplatzes. Da die meisten Grakas sowieso über Dual-Slot Kühlungen verfügen und dieser dann automatisch verdeckt wird, ist es keinerlei Verlust, falls dieser unbrauchbar wird.
Wenn dieser PCIe Slot belegt wäre, liefe der 4x Slot auf 1x wegen der gemeinsamen Nutzung der Lanes.
Allerdings habe ich auch schon an anderer Stelle gelesen, dass Physix 4 lanes benötigt.
=>
Somit müsste der PXIe 1x Slot bei gewünschter Nutzung von GPU + GPUPhysix auf jeden Fall frei bleiben und der 16x Slot behält seine 16 Lanes.
Das wird mein Board!
Gruß und THX!
sunzi