nlr schrieb:
Die EUV-Belichtung wird dabei für einige Layer des Chips, aber noch nicht das vollständige SoC genutzt und stellt somit eine Zwischenstufe nach der klassischen Immersionslithografie dar.
EUV wird auch nie für das gesamte Die genutzt werden. Warum auch? DUV ist wesentlich billiger und schneller, wenn die Strukturen mit einer einfachen Belichtung abzubilden sind, also alles oberhalb der Metal-1x-Layer.
Trotzdem stellt die jetzige Situation tatsächlich eine Zwischenstufe dar, da
im Transistor EUV noch überhaupt nicht genutzt wird, sondern nur bei den Metal-1x-Layern und dort für Contacts und Vias, nicht für die Leiterbahnen. Die sind erst beim 5nm-Node dran und der größte Teil der Transistorstrukturen wird wohl erst bei 3nm folgen.
Die Anzahl der EUV-Masken steigt dabei von 6-7 beim 7nm-Node auf 12-14 beim 5nm-Node.
Die Gesamtzahl der Masken hat TSMC mit 75 für 7+DUV, 65 für 7+EUV und 59 für 5+EUV angegeben.
Der Grund für die diese Vorgehensweise liegt in der Sauberkeit des EUV-Belichtungsprozesses. Die ist z.Z. in der Massenproduktion eher nur für die "punktförmigen" Contacts und Vias geeignet. TSMC und Samsung haben sich beide ein Jahr mehr Zeit gegeben, um darüber hinaus zu gehen. Bei TSMC war das schon immer der Plan, Samsung mußte von aggressiveren Zeitplänen Abschied nehmen.
Bei beiden Foundries ist der 7+EUV-Prozeß seit April in der Massenproduktion.
BTT:
Ich bin ein bißchen enttäuscht, daß der 9825 anscheinend ein reiner Shrink geworden ist. Ich hatte eigentlich eher damit gerechnet, daß Samsung die Gelegenheit nutzt den Mali-G76 auf MP16 aufzubohren und nicht beim MP12 einfach nur den Takt anhebt. Aber wahrscheinlich sind alle Entwicklungsressourcen beim "9830" gebunden.