Was eindeutig zur AMD-Philosophie passt, Standard-Chiplets mehrfach einzusetzen. also aus 1 Chiplet mache 3 GPUs. Und wenn man noch für die großen GPUs die besten Chiplets selektiert, ...Colindo schrieb:@Philste Was erneut dafür sprechen würde, dass Navi 31 aus 3 Chiplets à 128 bit besteht.
Und was die Frage auf wirft, welche Informationen die Leaker tatsächlich vorliegen haben und was sie dazu spekulieren.
Aktuell gehe ich davon aus, daß die Leaker was AMD betrifft, planlos raten.
Je länger ich darüber nachdenke desto unwahrscheinlicher finde ich dass AMD RDNA3 für 5 nm und für 6 nm designt. AMD ist bisher extrem geizig was die Anzahl der Design angeht. Und eine neu entwickelte IP parallel für zwei Prozesse zu designen, das wäre für AMD sehr unüblich.
Meine Meinung: Entweder ist N33 RDNA2 und kein RDNA3, oder die Informationen zu den verwendeten Prozessen sind falsch. Alle RDNA3 GPU Chips in N6 oder alle RDNA3 GPU Chips in N5.
CDNA2 wurde entsprechend dem Passive High Bandwidth Crosslink Patent umgesetzt. Wenn AMD eine Chipletlösung wählt, dann erwarte ich dasentsprechend dem Aktive Bridge Patent. Wieso sollte es nur für die Schublade sein obwohl AMD hierzu gleich 3 Patente angemeldet hat.
Es fällt auf, wie ich schon wiederholt geschrieben hat, dass die Leaker die Implikationen aus diesen Patenten nicht verstanden haben. Da wurde Grafiken zur konfiguration von Navi3x gezeicvhnet und über Twitter verbreitet, bei dem der Infinity Cache nicht auf der Brücke sitzt. Das ist aber das Kernstück der Idee eine GPU aus 2 oder 3 Chips zu bauen.
Damit wir uns richtig verstehen, sowohl AMD als auch Nvidia lieben die Spekulationen über ihre neuen Produkte. Dadurch bleiben sie im Gespräch.Oberst08 schrieb:Oder NVidia sucht Lecks und streut daher intern aktiv verschiedene Gerüchte.
Sie wollen aber ihre Produktplanung nicht der Konkurrenz preisgeben.
Intern in den Entwicklings- und Designabteilungen wiesen sehr viele Leute über die Produktplanung bescheid, aber die wissen, dass sie die Klappe halten müssen. Und das funktioniert. Viele Informationen sind in den Leaks nicht enthalten, es sind alles Schnipsel. Und solange diese Schnipsel mit einer Aura der Ungewißheit umgeben sind, tun sie nicht weh.
Es ist durchaus möglich dass AMD oder Nvidia Nebelkerzen zünden, falls die Leaks weh tun, oder versuchen die Quellen zu finden. Aber dazu sehe ich keinen Anlass.
Der aktuelle Stand der blutleeren Spekulation ist ... Und wieso ist sich kopite7kimi so sicher dass die 7 stimmt?Philste schrieb:@Colindo Der aktuelle Stand (der sich ja wie wir sehen minütlich ändern kann) sind 7 Dies. Ein GCD mit allen Shadern etc. und 6 MCDs mit jeweils 64MB Infinity Cache und dann wahrscheinlich jeweils 64bit Speicherinterface. Alles auf einem großen Base Die aus alter Fertigung.
Falls Du auf VideoCardz anspielst: Extrem unwahrscheinlich.
AMD verwendet für die teure CDNA2 kein CoWoS sondern ein FanOut mit Embedded Bridge. So wie ich mitbekomme habe, bei ASE gefertigt.
Wieso sollte AMD für eine vergleichsweise billige Gaming GPU CoWoS verwenden? Ein Verfahren das zum einbinden von HBM konzipiert ist?
Die langen Signalwege zum Cache machen mich nachdeklich. Bei RDNA2 hat AMD den Infinity Cache zwischen den GDDR6 PHY und den Shadern reingequetscht.
Zuletzt bearbeitet: