Overflow
wie jeder deiner Beiträge imho etwas strange und am Thema der Diskussion vorbei
aber heute ist ja auch Vatertag
Broadwell hat Verbesserungen am LLC Design bzw Ringbus, es vergehen weniger Wartezyklen wenn Daten aus dem cache von cpu1 nach cpu 6 transferiert oder adressiert werden müssen.
QPI soll gleich sein, AES ist wieder verbessert.
Nun ist die Frage benutzt der Benchmark diese erweiterten Register.
Wenn nein liegt es an der effektiven Auslastung der CPU, nur weil sie 100% Last hat heißt es nicht sie in dieser Zeit komplett produktive und output erzeugende Berechnungen macht.
Allocation kostet Zeit.
Syncronisierung (linken) koste Zeit und reduziert die Effizienz.
https://www.computerbase.de/2016-03/intel-xeon-e5-2600-v4-broadwell-ep/
http://www.tomshardware.com/reviews/...ep,4514-2.html
http://www.anandtech.com/show/10158/...e5-v4-review/3
http://download.intel.com/newsroom/k..._New_uArch.pdf Seite 61
Bei intel existieren ja 2 verschiedene Teams an Chipdesignern, die sich quasi abwechseln. Erkannt man auch an den unterschiedlichen Ansätzen bei Microarchitekturen. vgl Netburst aka Pentium IV (Intel USA) und aus dem P3 wurde dann Intel-Core was sich durchsetzte. (dieses Team sitzt in
Israel) danach folgte wieder das US Team mit Nehalem. aus Israel kommt Projekt Sandy und ivy Bridge. mit Stromversorgung / Regelung auf dem Mainboard. Beide Teams stehen im Wettbewerb und so unterscheiden sich ihre CPU auch. Sie bauen auf Erfahrungen der Generation davor auf, bringen aber auch eigene Designentscheidung wie die Spannungeregelung ein. So hat z.B das US Developer Produkt Haswell /
Broadwell mit
FIVR Spannungsregelung in der CPU/ Die bei Skylake ...Lake macht man es wieder nach der Israelischen Methode auf dem Board. Was nun besser ist ? kA es sind andere Ansätze.
Und so unterscheiden sich ja auch Skylake und Broadwell im Mobile Bereich. bei einem Benchmark ist Broadwell schneller beim anderen Skylake, je nach Design des Chips.