News Intel-CPU-Gerüchte: Comet Lake bringt 26 Modelle und bis zu 5,3 GHz

[ZeroStrat]

Weil die Core to Core Latenz imho deutlich niedriger sein sollte (wir sind hier ja innerhalb eines Dies - siehe Ringbus oder Zen) und der Durchsatz in manchen Bereichen wohl bewusst limitiert wurde (werden musste?).

Meinst du? Wenn man bedenkt, dass hier aktive Hopps verknüpft werden, finde ich das eigentlich recht respektabel, wohl bemerkt mit übertaktetem Mesh auf 3000-3200MHz. Ich finde es eher heftig, dass AMD es schafft, einen externen Link auf unter 70ns zu bekommen. Das ist für mich fast schon Magic. ^^

 

[PhoenixMDA]

@trane87
Ich würde ja fast mal behaupten, dass ein Ryzen 3000 meine 5.0GHz Temps in Prime toppt

Bei 5Ghz 9900K Allcore Prime95 bei 18Grad Wasser schaff ich um die 47Grad max. Temp heißester Kern, mit starker Custom Wakü

Da hast du beim AMD glaub keine Chance, aber bringen tut es auch was.

 

[daknoll]

hier redet keiner von der normalen TDP sondern vom OC ,wo die ersten Core i9 8 Kerner ,schonmal gute 250 Watt verblaßen hätten zu Lasten der schmalen Spannungswandlerabteilung ,und dafür war weder z170 noch z 270 bzw deren Umlabel z370 anständig gewappnet

Z390 beseitigte diese Manko

Da würdest du als Hersteller das Design auch nicht frei geben , und die Subunternehmer wie Asus usw usf sind da auch nicht böse ,wenn die RMA Quote wegen sowas nicht auch noch unnötig strapaziert wird


AMD hat PCIe 4.0 ,auf alten Boards auch nicht frei gegeben , man könnte meinen aus selben Beweggründen , um sich die Nörgler vom Hals zu halten wenns nicht funktioniert

Ein leichter Overclock ist niemals ein Problem.
Und Hardcore - ich quetsche meine CPU bis 0.1% vor dem Absturz aus - Overclocker müssen sich sowieso selbst um die OC-Tauglichkeit ihrer Komponenten kümmern.
Das hat aber nichts mit aus Gewinnmaximierung herbeigeführter, absichtlicher Sockelinkompatibilität zu tun.

 

[Krautmaster]

Ich finde es eher heftig, dass AMD es schafft, einen externen Link auf unter 70ns zu bekommen

definiere externen Link. Rein von der Leitungslänge sind 70ns weniger das Problem, denke da spielt eher der Aufbau und Design eine Rolle als der Umstand ob das nun auf derselben Die ist oder auf Multi Chip verteilt.

Die IO Die scheint keinen weiteren Cache zu haben (L4), der würde zb die Latenz zum Ram nach oben treiben - zugleich aber die Anzahl der Zugriffe reduzieren. Die IO Die scheint quasi "nur" Routing zu machen. Nur ist relativ, das is genug arbeit bei 8 Die bzw 16 CCX die man verwalten muss. Die IO Die sorgt ja dafür dass der auf 16x4 Blöcke verteilte L3 als Ganzes angesprochen werden kann, soweit ich das deuten kann.

 

[captain kirk]

Das hat aber nichts mit aus Gewinnmaximierung herbeigeführter, absichtlicher Sockelinkompatibilität zu tun.

Dann hat also AMD auch Gewinnmaximierung durchgeführt ,weil sie das Design der PCIe Slots ,nicht gleich so signaltechnisch angepasst haben, um die Bandbreite der Zukunft zu garantieren?

Ist genau die selbe Thematik ,nur auf nem anderen Sektor, komischerweise kommt es dir da nicht in den Sinn zu meckern, das dort nicht soviel Weitsicht herrschte

Im Endeffekt lädt man sich egal wo nämlich nur Ärger auf , wenn man Kunden im Voraus garantiert , etwas kompatible zu halten, von dem man zum Zeitpunkt der Boardproduktion , nichtmal weis wie sich die next Gen Architektur mit ihren Eigenheiten letztendlich darstellt, wenn das finale Design steht.

 

[ZeroStrat]

definiere externen Link.

CCD <-> I/O-Die <-> CCD. Das ist übrigens dieselbe Kette, wenn zwei CCX Module innerhalb eines CCDs kommunizieren. Bei den alten Threadrippern lag die externe Latenz übrigens bei teils über 200ns!

 

[Ned Flanders]

Wenn man bedenkt, dass hier aktive Hopps verknüpft werden, finde ich das eigentlich recht respektabel, wohl bemerkt mit übertaktetem Mesh auf 3000-3200MHz. Ich finde es eher heftig, dass AMD es schafft, einen externen Link auf unter 70ns zu bekommen. Das ist für mich fast schon Magic. ^^

Bzgl. der Latenz Penalty des Chiplet-IO Die Designs gabs ja ellenlang Diskussionen im Netz (Eignet sich nicht für Spiele PCs etc.) und Leute die explizit Ahnung davon haben (wozu ich ganz sicher nicht zähle) haben die Penalty des externen Links vorher auf grob 2.5 - 5ns beziffert. Ich kann das nochmal raussuchen, aber das wird dauern. Das kommt ja grob hin wenn man zen1-zen2 vergleicht.

Wie gesagt, ich bin kein Feind von Mesh Topologien. Ich bin da leidenschaftslos. Möglicherweise fehlt dem Design von Intel einfach Takt, aber ob es je einen Larrabee mäßigen CPU mono Die von Intel geben wird bei dem das Design hoch taktet und seine Stärken ausspielt... ich glaube nicht. Auch Intel wird Multi Chip gehen und wo ist der prinzipielle Vorteil dann hin, wenn man zwei fat Dies verbindet die jeweils ein Mesh haben.

AMD ist jetzt bei 64 Kernen, möglicherweise kommen bald 128 Kerne und die umgesetzte Topologie steht auch in Gen1 schon besser da und es ist nicht absehbar, dass es zu größeren Flaschenhälsen kommt. Im Gegenteil sehe ich das eher weiter reifen.

Time will tell

 

[Krautmaster]

AMDs Unterschied erklärt Anandtech hier ganz gut
https://www.anandtech.com/show/14694/amd-rome-epyc-2nd-gen/7

Things get really interesting when starting to look at cache depths beyond the L2. Naturally Intel here this happens at 1MB while for AMD this is after 512KB, however AMD’s L2 has a speed advantage over Intel’s larger cache.

Where AMD has an ever more clearer speed advantage is in the L3 caches that are clearly significantly faster than Intel’s chips. The big difference here is that AMD’s L3’s here are only local to a CCX of 4 cores – for the EPYC 7742 this is now doubled to 16MB up from 8MB on the 7601.

Currently this is a two-edged sword for the AMD platforms: On one hand, the EPYC processors have significantly more total cache, coming in at a whopping 256MB for the 7742, quadruple the amount over the 64MB of the 7601, and a lot more than Intel’s platforms, which come in at 38.5MB for the Xeon 8180, 8176, 8280, and a larger 55MB for the Xeon E5-2699 v4.

The disadvantage for AMD is that while they have more cache, the EPYC 7742 rather consist of 16 CCX which all have a very fast 16 MB L3. Although the 64 cores are one big NUMA node now, the 64-core chip is basically 16x 4 cores, each with 16 MB L3-caches. Once you get beyond that 16 MB cache, the prefetchers can soften the blow, but you will be accessing the main DRAM.

A little bit weird is the fact that accessing data that resides at the same die (CCD) but is not within the same CCX is just as slow as accessing data is on a totally different die. This is because regardless of where the other CCX is, whether it is nearby on the same die or on the other side of the chip, the data access still has to go through the IF to the IO die and back again.

Is that necessarily a bad thing? The answer: most of the time it is not. First of all, in most applications only a low percentage of accesses must be answered by the L3 cache. Secondly, each core on the CCX has no less than 4 MB of L3 available, which is far more than the Intel cores have at their disposal (1.375 MB). The prefetchers have a lot more space to make sure that the data is there before it is needed.

But database performance might still suffer somewhat. For example, keeping a large part of the index in the cache improve performance, and especially OLTP accesses tend to quite random. Secondly the relatively slow communication over a central hub slow down synchronization communication. That is a real thing is shown by the fact that Intel states that the OLTP hammerDB runs 60% faster on a 28-core Intel Xeon 8280 than on EPYC 7601. We were not able to check it before the deadline, but it seems reasonable.

.....

Scheint als ist der L3 bei AMD nicht shared oder?

Der L3 beim Intel hingehen ist an jeden Core geflanscht. Bedeutet zwar dass der L3 shared zugreifbar ist für alle Cores, aber die Geschwindigkeit hängt stark vom Mesh ab. Zudem entsteht eine recht große Varianz in der Zugriffszeit, je nach dem wie viel Hops im Mesh gemacht werden müssen.

Edit: nächste Baustelle geht man mit Zen 3 ja auch an

In short, AMD leaves still a bit of performance on table by not using a larger 8-core CCX. We await to see what happens in future platforms.

 

[.Sentinel.]

Das hat aber nichts mit aus Gewinnmaximierung herbeigeführter, absichtlicher Sockelinkompatibilität zu tun.

Hat es auch nicht- Du stellst das aber einfach ohne jeglichen Beweis als Tatsachenbehauptung in den Raum.

Und nein- Nur weil jemand testweise CPU XY auf Board XY zum Laufen bringt, sagt das nichts über eine Langzeitstabilität von 5-10 Jahren, auf die die CPUs minimal ausgelegt sind, aus.

Mit den Chipsätzen/Sockeln von Intel sind innerhalb der letzten Reihe diverse Funktionalitäten/Steuerungsmechanismen hinzugekommen, die vorher so nicht vorhanden waren, oder deren Präzision verbessert wurde.
So wurde mit Z390 den ja alle für den Refresh eines Refreshs eines Refresh halten die Funktion integriert, bevorzugt die guten Kerne einer CPU höher zu takten, als den Rest.
Die Spannungsversorgung wurde verbessert, die Stromfestigkeit mit jeder Revision erhöht.

Zudem fährt Intel bis auf eine Ausnahme seit Ewigkeiten die "Eine Mainboardgeneration passt auf 2 CPU Generationen" - Politik.

1.Damit muss man, wie bereits vorhin angesprochen keine Kompatibilitätskompromisse im CPU- Design hinnehmen.

2.Die Systeme laufen "out of the Box", wohingegend, um mal einen aktuellen Fall heranzuziehen, andere Nutzer ziemlich blöd aus der Wäsche geschaut haben, weil bei so manch einem neu erstandenen AMD- System dann erst mit einer Leih- CPU ein Firmwareupdate gemacht werden musste, um das System lauffähig zu kriegen.

Wir haben das in unserer Firma als Service angeboten und glaub mir- Die User, die wir da bedient haben waren überhaupt nicht glücklich drüber (sehr vorsichtig ausgedrückt), dass sie ihr System nicht out of the Box lief. So etwas ist stark und unnötig Image- schädigend und mündet in einem "von denen kaufe ich nichts mehr".

3.Es können regelmäßig Zusatzfunktionen eingeführt werden, ohne dass sich die Systeme mit Auf- Abwärtskompatibilität in die Quere kommen.
Was war das anfangs nicht für ein Zirkus mit der PCIe 4 Kompatiblität bei AMD.

Die User hier leben in einer Filterblase und sind weit ab von dem, was z.B. unser Kunde (08/15 User) erwartet und wünscht. Deswegen liegen hier die Gewichtungen auch komplett abseits des Marktes.
Ist ja auch verständlich. Hier basteln die User an ihren Computern und können sich meist selbst helfen, sich bei Kumpel Hardware XY kurz ausleihen etc.

Das ist aber fernab der Realitäten im Massenmarkt.
INTEL und AMD täten ein Gutes daran, sich bezüglich der Sockel-/Funktionskompatibilität anzugleichen.
INTEL ist in meinen Augen zu restriktiv, wohingegend AMD mit dem Festhalten sich selbst technische Probleme und dadurch anderweitig ein schlechtes Image ins Haus holt (außer bei den Computerfreaks).

Auch hier ist nicht immer alles Schwarz oder Weiss. Es sprechen gute Gründe für beide Vorgehensweisen.
Und diesbezüglich sei es sowieso diversen Benutzern angeraten, ihr Mindset zu erweitern und etwas über (oder in dem Fall besser) unter deren Horizont zu denken.

LG
Zero

 

[Benji18]

AMD hat PCIe 4.0 ,auf alten Boards auch nicht frei gegeben , man könnte meinen aus selben Beweggründen , um sich die Nörgler vom Hals zu halten wenns nicht funktioniert

Da gibts aber auch Technische Limitierungen, da viele Boards nicht wirklich für PCIE 4.0 freigegeben sind und wir kennen leider die Mobo Hersteller denen ist das schlicht egal solange Sie ein "alleineinstellungsmerkmal" gegenüber den Konkurenten haben nehmen Sie auch gerne unzufriedene Kunden in kauf --> man siehe die Turbotakt thematik wo man AMD die Schuld gibt und dennoch haben einige Boards auch ohne Microcode Updates den angegeben Takt geschafft, weshalb man davon ausgehen kann das es nicht nur auf der Seite von AMD optimierungsbedarf gab sondern das auch die UEFI Entwicklung sehr stark schwankt.

 

[ZeroStrat]

Scheint als ist der L3 bei AMD nicht shared oder?

Nein, es spricht nichts dafür, dass Remote-Zugriffe stattfinden. Das macht auch keinen Sinn bei der Verbindung über den IF. Im besten Fall hätte so ein Remote-Zugriff eine Latenz von 60-65ns (ohne Cache Misses durch die tiefere Hierarchie!!). Da kann man auch gleich auf den RAM zugreifen.

 

[Krautmaster]

stimmt.

Mit 8C / CCX müsste AMD prinzipiell auch in der Lage sein recht einfach den Core Count nochmals zu verdoppeln. Ggf gar ganz ohne Anpassungen in der IO Die.

Edit: Ich finde AMDs Ansatz aktuell schon sehr gut, einfach weil man annehmen kann dass hochparallele Anwendungen die wirklich zb 30C + belasten immer seltener übergreifenden Speicher abgreifen müssen, also der L3 zB an Impact verliert.

Intels Konstrukt ist auf dem Papier schön und wenn das Mesh noch optimiert wird sicher auch nicht wirklich ein Nachteil, aber AMDs setzt eher auf hohe Geschwindigkeit innerhalb eines kleines Set an Kernen, also dem CCX selbst. Hier wird immer schnellerer L3 verfügbar sein als zb beim Mesh, wenn gleich der L3 kleiner ist. Da viele Anwendungsfälle aber eh in sehr granularen Jobs ablaufen, wie zb Rendern, ist das genau 0 Nachteil. Intel profitiert nur dann wenn wirklich viel viel L3 gebraucht wird.

Wenn jede VM zb bei Rome 4 physische Kerne zugewiesen bekommt und in sich abgeschlossen läuft profitiert man unter Umstand mehr von einer schnellen Cache Hierarchie auf diesen recht wenigen Kernen als von einem großes Shared L3, der ggf wiederum für Datenbanken besser sein mag. Noch dazu hat man insg weit mehr L3 bei AMD, der aber wie gesagt eher dann zu tragen kommt wenn man viele parallele, aber in sich wenig parallelisierte Prozesse abarbeitet.

Absolut nachvollziehbar dass AMD so vorgeht. Zumal es einfacher sein dürfte da eben klassisch und erprobt. Besser als zb nun mit was eigenem wie einem eigenen Mesh Neuland zu betreten. Das kann man dann angehen wenn einen der Core Count dazu zwingt - und das kann uU auch erst bei 200C + der Fall sein.

 

[daknoll]

Dann hat also AMD auch Gewinnmaximierung durchgeführt ,weil sie das Design der PCIe Slots ,nicht gleich so signaltechnisch angepasst haben, um die Bandbreite der Zukunft zu garantieren?

Ist genau die selbe Thematik ,nur auf nem anderen Sektor

Könnte durchaus möglich sein. Auch AMD ist nicht heilig, Amen!
Könnte aber auch andere Gründe haben, z.B das die Planung für PCIe 4 (noch keine Samples im Jahr 2016/17) noch nicht weit genug war und daher (AMD) bekannte Designschwächen vorlagen?
Wie auch immer, die Sockelinkompatibilität bei Intel ist jedenfalls gezielt herbeigeführt.
Und das nicht erst seit Ryzen, Intel hat das schon immer so gemacht, schliesslich wollen sie Chipsätze, sehr viele Chipsätze verkaufen.

 

[llax]

Meine rein subjektive Meinung. Hier gab es Meinungen, dass der notwendige Sockel tausch bei Intel, keine Rolle spielen würde.
Ich seh das anders. Mein aktueller Sys. ist von 2017 und mitte 2020, 3 Jahre alt.
Das Brett ist von MSI, ein B350 Gaming Pro Carbon + R5 1600x.

Ich warte momentan auf mitte/ende 2020. Ich warte CPU-Tests von CB ab, suche mir was aus und tausche einzig die CPU aus, ohne extra Kosten für das neue Brett und ohne große umbauten zu haben.
Wenn das kein Vorteil sein soll, dann weiß ich auch nicht.

Ich will schließlich beim Auto, auch nur neue und bessere Reifen aufziehen, ohne gleich neue Felgen und neue Bremsen mitkaufen zu müssen.
Erst dann, wenn es wirklich fällig ist. Sprich, ünernächste Gen, wenn AM4 nicht mehr aktuell ist und nicht von neueren CPUs , die kommen werden, unterstützt würde.

Standardisierung macht sehr wohl Sinn.

 

[captain kirk]

Ich will schließlich beim Auto, auch nur neue und bessere Reifen aufziehen, ohne gleich neue Felgen und neue Bremsen mitkaufen zu müssen.

Und was ist wenn die neuen Breitreifen die es dann gibt , dir von der Felge rutschen, weil deine Werkstatt zum damaligen Zeitpunkt noch nix von Breitreifen dieser Art wusste?

Oder willst du alle anderen Konsumenten und auch den Hersteller jetzt dazu verdonnern , nur noch Reifen von gestern zu verbauen die zwar 20 KM/H langsamer sind auf der Nordschleife aber hei, wenigstens kann ich meine rostige Felge weiter verwenden, und fühl mich als Sparfuchs gut ^^

Die Nachteile für die anderen, lassen wir dann schön unter den Tisch fallen oder?

Standardisierung macht sehr wohl Sinn.

Standardisierung macht nur Sinn ,wenn du das Produkt von Übermorgen,was sich in der R&D Abteilung erst herauskristallisiert schon kennen würdest.

Wenn du solch eine Glaskugel hast ,dann nur zu schick sie den Herstellern

Ich für meinen Teil , möchte nicht erleben das die Entwicklung gebremst wird, nur weil man sich mit Versprechen von Anno Dazu Mal , das neue Design absichtlich selbst limitiert, oder sich Ärger ins Haus holt weil man das Risiko eingeht abseits der damaligen Spezifikationen , ein Produkt auf die Platform zu hämmern was nicht 100% dafür designt wurde

Letzteres wird AMD unweigerlich treffen , eines guten Tages ,wenn es in der R&D Abteilung eben mal nicht nach den Wünschen u Standards der Vergangenheit ausgeht, mit dem nächst folgenden Produkt

Ironischer Weiße kann man die Situation sogar mit Intels 10 nm Fiasko gleich setzen, denn dort ist alles "standardisiert" unausweichlich auf diesen Prozess verankert nebst Prozessordesign, und was hat es Intel gebracht ohne Ausweichmöglichkeiten ....

Aber in die Richtung will man ja keinesfalls denken ,Hauptsache Sockelkompatibilität koste es was es wolle

 

[daknoll]

.
.
.
Und diesbezüglich sei es sowieso diversen Benutzern angeraten, ihr Mindset zu erweitern und etwas über (oder in dem Fall besser) unter deren Horizont zu denken.

LG
Zero

Mein "Mindset" habe ich schon erweitert als ich das Asus Mainboard für meinen ersten Athlon 500 im weissen, unbedruckten Karton kaufen musste, weil sich kein Hersteller mit der geballten Intel Marktmacht anlegen getraute.

So etwas wirkt bei mir - wirklich - nachhaltig nach. :-)
Und ihr Geschäftsgebaren haben sie bis heute nicht verändert.

 

[Ned Flanders]

So wurde mit Z390 den ja alle für den Refresh eines Refreshs eines Refresh halten die Funktion integriert, bevorzugt die guten Kerne einer CPU höher zu takten, als den Rest.
Die Spannungsversorgung wurde verbessert, die Stromfestigkeit mit jeder Revision erhöht.

Hat das wirklich etwas mit dem Chipsatz zu tun?

Wir haben das in unserer Firma als Service angeboten und glaub mir- Die User, die wir da bedient haben waren überhaupt nicht glücklich drüber, dass sie ihr System nicht out of the Box lief.

Ihr verkauft als Systemhaus Komponenten? Ihr habt denen vorher nicht gesagt, dass die Boards kein aktuelles BIOS haben? Die Kunden wechseln lieber ganze Systeme als gratis ein BIOS update zu machen und kostengünstig die CPU zu wechseln? Wow!

3.Es können regelmäßig Zusatzfunktionen eingeführt werden, ohne dass sich die Systeme mit Auf- Abwärtskompatibilität in die Quere kommen.
Was war das anfangs nicht für ein Zirkus mit der PCIe 4 Kompatiblität bei AMD.

Wie werden denn bei Intel Zusatzfunktionen eingeführt. AFAIK doch genauso wie bei AMD. Auf neuen Boards. Wenn jemand meint AMD müsse das auch bei alten Boards on top der CPU Kompatibilität bieten und wenn nicht, dann lieber wie bei Intel gar keine kompatibilität, und das ganz ohne Zusatzfunktionen dann erschließt sich mir mal wieder die Logik nicht. Das passiert mir aber relativ häufig.

wohingegend AMD mit dem Festhalten sich selbst technische Probleme und dadurch anderweitig ein schlechtes Image ins Haus holt

Das schlechte Image kommt also daher, dass AMD kundenfreundlich einen Upgradepfad anbietet. Ich glaub dir sogar dass das stimmt, denn meine Erfahrung ist auch, das der geneigte Admin lieber auf den System Bestellknopf klickt, als ein Bios update + CPU wechsel durchzuführen. A) ist das Arbeit und B) fühlt er sich schuldig wenn es nicht läuft, während wenn das neue Sys nicht läuft der Verkäufer schuld ist. Wobei BIOS updates ja auch bei Intel Systemen in letzterer Zeit häufiger der Fall waren.... ohne Mehrwert. Aber das ist dann irgendwie hinnehmbar, weil ... Intel. Image Schaden = 0

Wie gesagt, ich hab da zum Teil erhebliche Probleme die Kohärenz des Denkens so mancher Kunden nachvollziehen zu können. Glücklicherweise verdiene ich mein Brot nicht mit dem Verkauf von Systemen. Ich glaub das würde mich wahnsinnig machen.

 

[Krautmaster]

Auch Intel wird Multi Chip gehen und wo ist der prinzipielle Vorteil dann hin, wenn man zwei fat Dies verbindet die jeweils ein Mesh haben.

der Vorteil liegt eigentlich auf der Hand. Theoretisch kann man so viele Mesh Die kombinieren wie man lustig ist und hat dennoch sehr homogene Zugriffszeiten über alle Kerne.

AMD ist ja abh. davon was die IO Die kann. Diese legt fest wie viele CCX kombinierbar sind.
Bei Intel kann man sich theoretisch auch zb kleine 3x3 Core Die vorstellen im Mesh die dann wieder als Mesh Verbund auf einem Interposer landen, also 3x3C im 3x3 Raster und man hat 9 Dies mit je 9 Kernen.

Das Ganze kann man so gestalten dass mit jedem granularen Die auch die Anzahl der SI und IO Ports steigt, also zb von den 3x3 Blöcken is immer ein SI Block dabei. IO hingegen könnte man auch ein ganz eigenen Block machen zb mittig.

zB

Also kleine Die, das Mesh über den Interposer. Wenn das nicht reicht machst du ne 4x4 Die oder ne 5x5 Die oder packst mehr 3x3 Die zusammen usw...

Edit: Ist jetzt eher Zufall dass ich hier bei 64C und 8X SI gelandet bin.

3x3 Cores Pro Die wären extrem klein: Nahe liegender wären ja eher was um 5x5C , jetzt in 14nm packt man ja auch 28C auf eine Die.

 

[Lübke]

Die Antwort auf meine simple Frage wäre NEIN gewesen. Konntest dich nicht überwinden dieses Manko bei deiner AMD Anpreisung einzugestehen? Es hat eben neutral betrachtet meist auch ein paar Nachteile wenn man über Generationen an einer Plattform fest hält, es ist nicht alles so perfekt wie propagiert.

die antwort mag ja simpel sein, aber die prämisse deiner frage ist falsch. du hast bei AMD die option dein bisheriges brett mit allen bisherigen features weiterzunutzen und mit der neuen cpu simpel und preisgünstig ein leistungsupgrade vorzunehmen. welche option hast du zum vergleich bei einem intel-brett wenn du ne cpu mit mehr leistung willst? keine, weil du das brett für neue cpus nicht mehr nutzen kannst.

klar auf seinem B350-brett kann er (vermutlich) kein pci-e 4.0 nutzen trotz zen2-cpu. fragt sich ob er deshalb die neue cpu wollte oder wegen leistung, verbrauch, etc... auf dem alten intel-brett aber ebensowenig, nur dass es dir eben auch nicht ermöglicht einfach und billig ne neuere, bessere, schnellere, sparsamere... cpu zu verbauen.
also ist die abwärtskompatiblität nun besser? simple antwort: JA.
ein ganz eindeutiger vorteil, den du da zu relativieren versuchst. ich selbst hab das in der vergangenheit schon oft genutzt und teure amd-bretter mit cpus aus der folgegeneration aufgerüstet. da machts dann auch sinn mehr fürs brett auszugeben, weil mans auch länger nutzen kann und nicht mit jeder neuen cpu wegschmeissen muss.

 

[Ned Flanders]

Also kleine Die, das Mesh über den Interposer.

Also so flach wie du frolockst sind die Latenzen zwischen den Kernen im Mesh ja erstmal nicht.

Y-Achse = Ping Core2Core
X-Achse = Core#2Core#

Das sind grob ~ 20% zwischen proximal und distal bei nur 10 Kernen und über den (teuren, aktiven) interposer und mehr Kernen wirds auch nicht besser und billiger.

Ich seh das in Anbetracht der Leistungsfähigkeit und Kosteneffizienz AMD's designs einfach nicht konkurenzfähig kommen. Aber warten wirs ab. Ich schick dir ein Bier nach Tübingen solltest du recht behalten.