BosnaMaster schrieb:
Wieso Intel sagt doch selber im ersten 10nm Schritt können die mit der eigenen 14nm+++++ nicht mithalten was Taktraten angeht, kann ja AMD aber auch nicht.
Wobei man hier schon etwas unterscheiden sollte. AMD schafft 15% im Mittel mehr IPC und kann gleichzeitig den Takt um 6% anziehen lassen. Es steht unter dem Strich also ein allgemeines Plus! Bei AMD steht auch im ganzen eine Steigerung der IPC um 100% an (AVX-256Bit-Befehle).
Intel wiederum kann nun die IPC um 18% steigern im Mittel (40% maximal) büßt aber 20% Takt ein. Die 18% sind durchaus - ebenso wie von AMD - eine ordentliche Hausnummer, gleichzeitig - in der ersten Generation - verpufft dieser Leistungszuwachs fast vollkommen.
BosnaMaster schrieb:
Ja machen Sie ja, haben ja bereits Keller angeworben als Beispiel...
Aber auch ein Jim Keller wird nicht zaubern können. Sieht man sich Zen und Zen+ an, sowie eben Haswell, dann erkennt man teilweise wirklich die »ähnlichen« Konzepte hinter den Kernen.
Jim Keller ist ein guter CPU-Designer, absolut keine Frage, er hat es mit dem K8 bewiesen und nun mit Zen ebenso, gleichzeitig hatte er aber bei AMD auch immer ein Team, dass aus der Underdogstellung heraus Lösungen finden musste.
Er hat nun zwar »unbegrenzte« Ressourcen bei Intel, aber er trifft auch auf Ingenieure, die relativ verwöhnt sind und daher nicht unbedingt um 5 Ecken denken mussten bisher.
Man sollte sich auch etwas von Namen lösen bei solchen Entwicklungen. Klar ist Keller ein Genie auf seinem Gebiet, aber eine CPU ist heute die Leistung von vielen hunderten Menschen, die alle ihre Ideen auch bis zu gewissen Graden mit einbringen.
Chismon schrieb:
Ob da Jim Keller schon einen massgeblichen Einfluss (bei der Ice Lake Entwicklung) gehabt hat (damit es nicht ein weiterer Cannon Lake wurde)?
Kann man in dem Fall bezweifeln, da nicht wirklich revolutionär neue Wege gegangen werden.
Sehe ich mir die Informationen an:
µOP-Cache wächst von 1536 Einträgen auf 2048 Einträgen an - 33% mehr.
L1D wächst von 32KByte auf 48KByte an - 50% mehr.
L2 Cache von 256KByte auf 512KByte - 100% mehr.
Out-of-Order-Window von 224 auf 352 - 57% größer.
Intel zieht hier relativ viel Leistung daraus, dass mehr Informationen direkt in der CPU zwischen gespeichert werden können und man damit den Datenzugriff auf RAM als auch Storage »reduziert«. (Im übrigen auch bei AMD mit ein Punkt, warum der L3-Cache massiv aufgestockt wird.)
Dazu kommt nun, dass AVX512 unterstützt wird und zwar deutlich effektiver, was auch noch mal - genau so wie bei AMD die Verbreiterung auf 2 * 256 statt 2 * 128 Bit - die IPC in bestimmten Szenarios massiv steigert.
Ja, es ist eine der ersten größeren Änderungen, der Architektur seit »Jahren«, aber für mich ist der Schritt von SkyLake zu IceLake geringer als von Nehalem zu SandyBridge (Einführung des µOP-Caches).