News Prozessorgerüchte: AMD Epyc 2 „Rome“ wird angeblich ein 9-Die-Chip

[Taxxor]

fangen wir mal mit einem potenziellen Ryzen 3XXX an

Passt doch perfekt zu meiner obigen Rechnung, nach der knapp 44% des Die für Kerne genutzt wird.

Der Zen/+ Die ist 189mm² groß, davon 56% ergibt 104mm².
Mit den Messungenauigkeiten beim Ausschneiden der Kerne liegt das nahe an den 112mm² des Bildes, was bedeutet, dass beim Zen/+ Die 41% von den Kernen belegt werden.

 

[HerrRossi]

fangen wir mal mit einem potenziellen Ryzen 3XXX an
Anhang anzeigen 721498

Da könnte man auch 4 CPU Module unterbringen. 32 Kerne auf AM4

 

[MK one]

Theoretisch vermutlich , praktisch nein , bei 95 / 110 Watt 32 Kerne betreiben zu wollen , womit sollen die laufen 1500 Mhz ? außerdem wäre Dual Channel wohl nen ziemliches Nadelöhr .
Aber 16 (2x8) oder 12 (2x6) oder 8 (2x4 / 1x8 ) oder 4 wären denkbar , da das chiplet nicht mehr das ganze IO und IMC Gedöns mitschleppt , verbraucht ein teildeaktiviertes Chiplet auch dementsprechend weniger und gleicht dem deaktivieren von Kernen auf einen Mono Die

 

[Ozmog]

Abwarten, ich glaube noch nicht so ganz an die Chiplet-Lösung insbesondere nicht bei den Mainstream-CPUs. Erst wenn AMD was offizielles dazu ablässt.
Vor einiger Zeit gab's auch Vermutungen, das die APUs "geklebt" sind, also ein CPU-Die mit einem GPU-Die, es kam aber doch ein kompletter Die. Ob es so viele Vorteile bringt, wenn man alles getrennt und geklebt ist? Bei den großen Chips sicher, bei den kleinen schwinden die Vorteile allmählich.

Nicht falsch verstehen, es gibt so einiges, was für die Trennung spricht. Aber eben auch einiges gegen ein Durchziehen auf allen Ebenen. Ohne zu wissen, wie es technisch umgesetzt wird, wie viel Aufwand für das Kleben anfällt und wie hoch die Ausbeute bei 7nm ist, wird es schwierig, es genauer einschätzen zu können. Daher lieber Abwarten, was tatsächlich umgesetzt wurde.

Mit steigenden Absatz lohnt sich ja auch irgendwann, zusätzliche Masken aufzulegen, statt alles mit einer abzudecken. Dies könnte mit Zen2 durchaus bereits der Fall sein, sodass für Threadripper und Epyc Chiplets verwendet werden und für Mainstream weiterhin auf ein einzelnes Die gesetzt wird. Wie gesagt, viele Wege führen nach Rome und Matisse.

 

[MK one]

es geht ja nicht allein um die Masken , es geht auch um Kosten und die Tatsache das 7 nm ein brandneuer Fertigungsprozess ist dessen yield mit zunehmender Chipgröße abnimmt , rechnet man die IO und IMC Anteile wieder rein steigt die Größe des Chips von 64 auf 98 - 105 mm , denn der Cache soll ja auf 32 MB steigen , oder man lässt das beim Desktop weg , dann wären es 92 - 94 mm2 .
Es kommt wirklich darauf an ob ein aktiver Interposer Verwendung findet oder nicht und wie wirkungsvoll dieser ist . Im Grunde ist ein Interposer nichts neues für AMD , er findet bei Vega Anwendung , wenn auch passiv , die HBM Speichermodule werden damit angebunden .
Je kleiner der Chip desto billiger der Interposer , dürften die Kosten bei der 64 Kern CPU bei 60 - 70 Euro liegen kann man man das bei einer 2 Chiplet Variante mit kleinerem IO auf 20 - 25 Euro runterrechnen , im Grunde nicht viel mit Ausname des unteren Mainstreambereichs , und da wird es APU Lösungen geben , möglicherweisese mit 6 oder 8 Kernen , wohl eher 6 , wenn die GPU auch etwas ausgebaut und ein paar CU s mehr haben soll .

Klar kann es auch eine Desktop Maske geben , jedoch denke ich nach wie vor , das AMD Versuchen wird den Core Count im Mainstream anzuheben auf 12 Kerne meinetwegen um einen weiteren Vorteil gegenüber Intel zu haben , das würde einen Mono Die jedoch weiter vergrößern auf ca 140 mm2 mit entsprechend niedrigerem yield , beim Verwendung von Chiplets mit IO hingegen wäre es kein problem , zweites Chiplet drangeflanscht und gut = 4C, 6C , 8C = 1 Chiplet , 10C , 12C ,14C ,16 C = 2 Chiplets .

Bereits mitte des Jahres war in Luxx dieser Artikel zu finden
https://www.hardwareluxx.de/index.p...-aktivem-interposer-als-emib-gegenstueck.html
AMD forscht an aktivem Interposer als EMIB-Gegenstück

passt wie die Faust auf s Auge , oder ? Denn hat man erst mal die Technik , warum sollte man sie nicht nutzen , zudem man sowieso noch einen Abnahme Zwang gegenüber GloFo hat , warum also nicht 14 nm IO Chips nutzen ? oder kostengünstig 65 nm für den Interposer ?

https://seal.ece.ucsb.edu/sites/sea.../2017-iccad-stow-activepassiveinterposers.pdf
Taniya Siddiqua, Gabriel H. Loh AMD Research Advanced Micro Devices, Inc.
Dylan Stow, Yuan Xie Electrical and Computer Engineering University of California, Santa Barbara

ein aktiver Interposer hat noch einen weiteren Vorteil , die Übertragungsrate kann länger hoch gehalten werden

beim passiven Interposer halbiert sich die Übertragungsrate schon nach 3 mm von 7 auf 3,5 Gbps , beim aktiven nur von 8 Gbps auf 5,5 Gbps

PS: man hat in dem Dokument sogar ne kostenberechnung gemacht , zwei 4 Core Chiplets + 65 nm aktivem Interposer = genauso teuer wie ein monolithic 8C Die ( linkes Diagramm )
was in der Kostenberechnung fehlt ist der System Controllerchip und der ist relativ klein mit 112 mm2 , dürfte rund 60 % der Kosten eines 14nm Ryzen Die s betragen

 

[Ozmog]

Interessante Infos

zudem man sowieso noch einen Annahme Zwang gegenüber GloFo hat

Ist das nicht vorbei, seit GF 7nm abgesagt hat?

Natürlich kann man 14nm damit weiter nutzen und spart sich eben Fläche bei 7nm, das ist ein Vorteil. Die letzte Grafik zeigt, dass sich Chiplets + Interposer bei wenigen Kernen auch weniger lohnen, natürlich mit anderen Prozessen, auch andere Werte. Wie 7nm läuft, wird sich zeigen und spätestens mit der Umstellung auf EUV lohnt sie sich dann noch weniger, da weniger Arbeitsschritte notwendig werden und dadurch sich auch die Yield verbessern sollte. Daher zweifle ich immer noch an, dass man bei den "kleinen" CPUs für den Mainstream auch auf Chiplet+Interposer+Controller zurückgreift.
Ja, möglich wäre es, aber mal sehen, was AMD draus macht.

 

[MK one]

Nein , es ist nicht vorbei , nur ist der alte Vertrag hinfällig und muss neu ausgehandelt werden , bisher mußte AMD für jedem Wafer der nicht von Glo Fo stammte strafzahlungen leisten , das wird für die 7 nm wohl wegfallen , weil GF nicht liefern kann , schätz ich mal
https://wccftech.com/amd-is-negotiating-a-7th-amendment-to-the-wsa-wafer-supply-agreement/