Chris-W201-Fan
Commander
- Registriert
- Juni 2009
- Beiträge
- 2.606
Der unterschied von der Signalwegzeit bei den Taktraten dürfte wohl eher gen nicht merklich gehen, oder?
News Spezifikation 1.0: Die Nachfrage nach PCIe 4.0 ist „beispiellos“
- Ersteller MichaG
- Erstellt am
- Zur News: Spezifikation 1.0: Die Nachfrage nach PCIe 4.0 ist „beispiellos“
Kenneth Coldy
Banned
- Registriert
- Dez. 2011
- Beiträge
- 4.476
Der Nachbar schrieb:
Diesen Schreibstil mit der Anhäufung von Buzzwords vor völlig inhaltsleeren Sätzen kenne ich doch? rkinet, bist Du's alter Schwede? Schön zu sehen dass es Dich und Deine Phrasendreschmaschine noch gibt!
Chris-W201-Fan
Commander
- Registriert
- Juni 2009
- Beiträge
- 2.606
es waren 640kb 
whesker
Lt. Junior Grade
- Registriert
- Dez. 2012
- Beiträge
- 417
Auch eine Nvidia 1080 Ti wird durch PCIe 2.0 kaum limitiert.
Was neue CPU,s angeht, je größer die Auflösung, desto weniger FPS bringen neue CPU,s
Ich benutze noch Intel 2500k 4,5 Ghz, weil ich wegen 6 Fps mehr keine 700 Euro ausgeben will.
Was neue CPU,s angeht, je größer die Auflösung, desto weniger FPS bringen neue CPU,s
Ich benutze noch Intel 2500k 4,5 Ghz, weil ich wegen 6 Fps mehr keine 700 Euro ausgeben will.
Zuletzt bearbeitet:
killerkappi
Lt. Commander
- Registriert
- Mai 2013
- Beiträge
- 1.273
andr_gin schrieb:
Wieso genau? Es ist einfach verdammt praktisch keine kabel mehr verlegen zu müssen. Und moderne Boards haben ja auch viele M.2 slots also Platz ist vorhanden. Nimmt man nun pcie 4.0 kann man anstelle von einer NVME zwei NVME haben in full speed. Dadurch wird desen absatz steigen und der Preis sinken
Der Nachbar
Vice Admiral
- Registriert
- Aug. 2007
- Beiträge
- 6.995
@ mensch183
Da habe ich mich auch etwas ungenau ausgedrückt. Das Bus System soll sich nicht mit Umschaltern mit einer Punkt zu Punkt Verbindung selbst blockieren und über Umwege laufen, sondern die Vorteile eines parallelen Bus Systems nutzen.
Letztlich kommuniziert heute die Grafikkarte über den PCIe Switch in der CPU und greift nicht direkt auf die angebundene SSD zu. Auf der anderen Seite müssen die Grafikkartendaten noch durch die Brücke auf den Express High Way Interconnect innerhalb der CPU, wenn sie auf den RAM zugreifen will. Die CPU dagegen kommuniziert mit ihrem Interconnect brückenfrei mit dem RAM Controller. Wer will schon die Zeiten mit FSB und ausgelagerten Speichercontroller zurück? Würde man das heute umsetzen, würde jeder über die Bremse und Latenz stöhnen.
Wenn ich also mit einem überbreiten Schwertransporter von meinem Industrie DSP auf die Autobahn bis zur nächsten Ausfahrt auf den nächsten angebundenen Betriebshof fahren will, will ich nicht zum nächsten Umlenkknoten, sondern direkt zum Ziel und dabei soll nicht mal die Autobahn für andere Datenteilnehmer blockiert werden.
Die Ingenieure könnten viel bessere Lösungen anbieten als es mit PCIe möglich ist. Außer die stehen selbst gerne im Berufsverkehr im Stau und freuen sich über echte Latenzen, überhören den anrauschenden Daten Krankenwagen und treten auf die Bremse, mit gezückten Smartphone an einer Unfallstelle als Datenblockierer. Oder es werden sogar wie wild Spuren gewechselt, weil man glaubt schneller anzukommen.
@ Kenneth Coldy
Nein, ich bin nicht der genannte Nutzer.
Was soll am Text inhaltsleer sein? Abstraktion aus der sichtbaren Welt wird heute vermehrt als Erkenntnis aus dem Tierreich wahrgenommen und das scheint intelligent genug angenommen zu werden um es sogar umzusetzen. Da Vinci hat sein Fluggerät Vogelflügeln nachempfunden und erst später hat man besser verstanden, dass es sinnvoller ist Fluggleiter zu bauen, weil der Mensch eine viel zu schwache Hühnerbrust mit viel zu hohen Gewicht für Flügelschläge hat. Solche Flugbewegungen höchstens maschinell mit einer leichten Maschinenkonstruktion umsetzbar sind und trotzdem wird kein Flugzeug mit einem so komplexen Antrieb gebaut, weil man selbst in der Kabine die Flugschlagbewegungen ständiger und leichter Höhenunterschiede nicht gut überstehen würde. Von welcher Intelligenz zeugt dann wohl die abhebende Luftschraube mit einem eigenen Buzzword, weil sie mit dem 1:1 umgesetzten Design noch heute überall sichtbar fliegt? Übrigens fand ich schon als Kind fliegende Ahornsamen faszinierend und habe sie gerne in die Luft geworfen um sie fliegen zu sehen. Trotzdem ist Da Vinci ein großer Denker und Erfinder der zeitlichen Gegebenheiten und Möglichkeiten nach gewesen und als Maler ein befähigter Maler um heute an einer Akademie Lehrer zu sein.
Warum SoC Systeme und trotzdem flexible Vernetzungen sinnvoll sind, sollte jedem im Straßenverkehr ersichtlich sein und warum schon heute und erst recht in Zukunft bei der ständig propagierten Wirtschaftsleistung bei der Dezentralisierung mit offensichtlichen Zentralisierungen die Verkehrsbandbreiten und Anbindungen längst über ihre Kapazitäten hinaus funktionieren. Da ist das menschliche Nervensystem jedem Datenbus hoch überlegen, denn sonst würde keiner ein gewisses Alter durch garantierten Ausfall und Überlastung erleben. Der Mensch wächst auch nicht unaufhörlich und entwickelt auch keine Muskelmasse, die nicht an das zentrale Nervensystem angebunden ist und trotzdem gehen viele lebenswichtige Daten über das Blutkreislaufsystem. Bei der weiter komplexer werdenden Software, die uns nach dem Willen der Informatiker noch das Denken neben der Arbeitserleichterung abnehmen soll, sollte man sich trotzdem Gedanken machen, welche Bussysteme für Computersysteme was taugen und wer diese Interessen am längeren Hebel zu welchem Zweck steuern will.
Der Gedanke reiner und schneller Steuer und Kontrollimpulse innerhalb der Chipsatz und CPU Architektur über eigene Signalwege habe ich auch schon lange und mit diesem Gedanken bin ich sicher nicht der Erste.
AMD hat mit Infinity Fabric den skalierenden Erfolg, den man bei der Weiterentwicklung von Hypertransport auch hätte, wenn die Technik tatsächlich ohne explosionsartige Kosten für den Kunden weiter skalieren kann und ich hätte mir diese moderne Fabric Anbindung sogar bis zur Chipsatzanbindung gewünscht um bei AM4 komplett nach AM3 Vorbild dann doch lieber auf integriertes CPU PCIe in viel zu geringer Anzahl zu verzichten und einen ordentlichen Chipsatz mit 48 PCIe Lanes bis 100GB/s Bandbreite latenzarm zur CPU auszulegen und in Zukunft einen pinkompatiblen Chipsatz mit neuer PCIe Revision anzubieten. Das würde wohl dem Tripper für manch Workstationgebiet gefährlich werden, wenn nächstes Jahr ein heutiger Ryzen nur auf ein neues Mainboard mit PCIe 4.0 Chipsatz installiert werden kann, der mit infinity fabric angebunden ist und man in eine Richtung 50GB/s zur CPU übertragen kann. Dann hätte AMD es auch nicht nötig schon in den Preiskampf zu gehen, weil Marketing und Leistung tatsächlich den Preis wert sind.
Infinity Fabric über den Chipsatz sogar durchgeschleift zu Thunderbolt oder dem Netzwerk NIC.
Aber leider sind nur leuchtende Mainboards einen ordentlichen Aufpreis wert, statt ordentlich umgesetzte Hardware um den Nutzen rund um Bandbreite jetzt schon anzubieten und damit Lösungen für zukünftige Ansprüche entwickelt zu haben.
Da habe ich mich auch etwas ungenau ausgedrückt. Das Bus System soll sich nicht mit Umschaltern mit einer Punkt zu Punkt Verbindung selbst blockieren und über Umwege laufen, sondern die Vorteile eines parallelen Bus Systems nutzen.
Letztlich kommuniziert heute die Grafikkarte über den PCIe Switch in der CPU und greift nicht direkt auf die angebundene SSD zu. Auf der anderen Seite müssen die Grafikkartendaten noch durch die Brücke auf den Express High Way Interconnect innerhalb der CPU, wenn sie auf den RAM zugreifen will. Die CPU dagegen kommuniziert mit ihrem Interconnect brückenfrei mit dem RAM Controller. Wer will schon die Zeiten mit FSB und ausgelagerten Speichercontroller zurück? Würde man das heute umsetzen, würde jeder über die Bremse und Latenz stöhnen.
Wenn ich also mit einem überbreiten Schwertransporter von meinem Industrie DSP auf die Autobahn bis zur nächsten Ausfahrt auf den nächsten angebundenen Betriebshof fahren will, will ich nicht zum nächsten Umlenkknoten, sondern direkt zum Ziel und dabei soll nicht mal die Autobahn für andere Datenteilnehmer blockiert werden.
Die Ingenieure könnten viel bessere Lösungen anbieten als es mit PCIe möglich ist. Außer die stehen selbst gerne im Berufsverkehr im Stau und freuen sich über echte Latenzen, überhören den anrauschenden Daten Krankenwagen und treten auf die Bremse, mit gezückten Smartphone an einer Unfallstelle als Datenblockierer. Oder es werden sogar wie wild Spuren gewechselt, weil man glaubt schneller anzukommen.
@ Kenneth Coldy
Nein, ich bin nicht der genannte Nutzer.
Was soll am Text inhaltsleer sein? Abstraktion aus der sichtbaren Welt wird heute vermehrt als Erkenntnis aus dem Tierreich wahrgenommen und das scheint intelligent genug angenommen zu werden um es sogar umzusetzen. Da Vinci hat sein Fluggerät Vogelflügeln nachempfunden und erst später hat man besser verstanden, dass es sinnvoller ist Fluggleiter zu bauen, weil der Mensch eine viel zu schwache Hühnerbrust mit viel zu hohen Gewicht für Flügelschläge hat. Solche Flugbewegungen höchstens maschinell mit einer leichten Maschinenkonstruktion umsetzbar sind und trotzdem wird kein Flugzeug mit einem so komplexen Antrieb gebaut, weil man selbst in der Kabine die Flugschlagbewegungen ständiger und leichter Höhenunterschiede nicht gut überstehen würde. Von welcher Intelligenz zeugt dann wohl die abhebende Luftschraube mit einem eigenen Buzzword, weil sie mit dem 1:1 umgesetzten Design noch heute überall sichtbar fliegt? Übrigens fand ich schon als Kind fliegende Ahornsamen faszinierend und habe sie gerne in die Luft geworfen um sie fliegen zu sehen. Trotzdem ist Da Vinci ein großer Denker und Erfinder der zeitlichen Gegebenheiten und Möglichkeiten nach gewesen und als Maler ein befähigter Maler um heute an einer Akademie Lehrer zu sein.
Warum SoC Systeme und trotzdem flexible Vernetzungen sinnvoll sind, sollte jedem im Straßenverkehr ersichtlich sein und warum schon heute und erst recht in Zukunft bei der ständig propagierten Wirtschaftsleistung bei der Dezentralisierung mit offensichtlichen Zentralisierungen die Verkehrsbandbreiten und Anbindungen längst über ihre Kapazitäten hinaus funktionieren. Da ist das menschliche Nervensystem jedem Datenbus hoch überlegen, denn sonst würde keiner ein gewisses Alter durch garantierten Ausfall und Überlastung erleben. Der Mensch wächst auch nicht unaufhörlich und entwickelt auch keine Muskelmasse, die nicht an das zentrale Nervensystem angebunden ist und trotzdem gehen viele lebenswichtige Daten über das Blutkreislaufsystem. Bei der weiter komplexer werdenden Software, die uns nach dem Willen der Informatiker noch das Denken neben der Arbeitserleichterung abnehmen soll, sollte man sich trotzdem Gedanken machen, welche Bussysteme für Computersysteme was taugen und wer diese Interessen am längeren Hebel zu welchem Zweck steuern will.
Der Gedanke reiner und schneller Steuer und Kontrollimpulse innerhalb der Chipsatz und CPU Architektur über eigene Signalwege habe ich auch schon lange und mit diesem Gedanken bin ich sicher nicht der Erste.
AMD hat mit Infinity Fabric den skalierenden Erfolg, den man bei der Weiterentwicklung von Hypertransport auch hätte, wenn die Technik tatsächlich ohne explosionsartige Kosten für den Kunden weiter skalieren kann und ich hätte mir diese moderne Fabric Anbindung sogar bis zur Chipsatzanbindung gewünscht um bei AM4 komplett nach AM3 Vorbild dann doch lieber auf integriertes CPU PCIe in viel zu geringer Anzahl zu verzichten und einen ordentlichen Chipsatz mit 48 PCIe Lanes bis 100GB/s Bandbreite latenzarm zur CPU auszulegen und in Zukunft einen pinkompatiblen Chipsatz mit neuer PCIe Revision anzubieten. Das würde wohl dem Tripper für manch Workstationgebiet gefährlich werden, wenn nächstes Jahr ein heutiger Ryzen nur auf ein neues Mainboard mit PCIe 4.0 Chipsatz installiert werden kann, der mit infinity fabric angebunden ist und man in eine Richtung 50GB/s zur CPU übertragen kann. Dann hätte AMD es auch nicht nötig schon in den Preiskampf zu gehen, weil Marketing und Leistung tatsächlich den Preis wert sind.
Infinity Fabric über den Chipsatz sogar durchgeschleift zu Thunderbolt oder dem Netzwerk NIC.
Aber leider sind nur leuchtende Mainboards einen ordentlichen Aufpreis wert, statt ordentlich umgesetzte Hardware um den Nutzen rund um Bandbreite jetzt schon anzubieten und damit Lösungen für zukünftige Ansprüche entwickelt zu haben.
Zuletzt bearbeitet:
Martinfrost2003
Commander
- Registriert
- Nov. 2006
- Beiträge
- 2.195
Laut Grafik kommt PCie 4.0 noch 2017?
Wie stehen denn die Chancen, das bereits die im Frühjahr 2018 erscheinenen Z390 Mainboards über PCIe 4.0 verfügen?
Wie stehen denn die Chancen, das bereits die im Frühjahr 2018 erscheinenen Z390 Mainboards über PCIe 4.0 verfügen?
Chris-W201-Fan
Commander
- Registriert
- Juni 2009
- Beiträge
- 2.606
Ohne passende CPU? Extrem unwahrscheinlich.
dersuperpro1337
Lieutenant
- Registriert
- Jan. 2015
- Beiträge
- 997
Kleine Anfängerfrage. Aufgrund des hohen Datendurchsatzes von PCIe 4.0 und 5.0 könnte man ja davon ausgehen, dass bei gleichem Durchsatz weniger Lanes genutzt werden "müssten". Also SSDs an 2x und GPUs vllt. auch an 8x.
Aber ist denn sicher, dass zukünftige Prozessoren überhaupt mit diesen Datenraten umgehen können?
Wäre es nicht vielleicht auch vorstellbar, dass die zur Verfügung stehenden Lanes einfach halbiert werden, weil entweder der Durchsatz zu hoch ist oder man Consumer Boards / Hardware weiter beschneiden will?
Aber ist denn sicher, dass zukünftige Prozessoren überhaupt mit diesen Datenraten umgehen können?
Wäre es nicht vielleicht auch vorstellbar, dass die zur Verfügung stehenden Lanes einfach halbiert werden, weil entweder der Durchsatz zu hoch ist oder man Consumer Boards / Hardware weiter beschneiden will?
teufelernie
Commander
- Registriert
- Sep. 2004
- Beiträge
- 2.400
diamdomi schrieb:
Danke! Genau so und nicht anders ist es!
Mein 1600x bekommt die R580 genauso ausgelastet die wie zuvor der i5 2500k (Sandy und daher pci-x 2.0).
Völlig schnurzhagen... Wenn 4.0 mehr Power bringen sollte, dann durch indirekte Synergieeffekte...
Moep89
Admiral
- Registriert
- Jan. 2008
- Beiträge
- 8.122
teufelernie schrieb:
Was die meisten vergessen, ist die Tatsache, dass auch das Interface zwischen North- und Southbridge im Grunde auf PCI-E basiert und somit theoretisch von Verbesserungen profitiert. Und da das in einigen Konfigurationen zum Flaschenhals werden kann, ist schnellerer PCI-E doch nicht verkehrt. Die ganzen PCI-E Lanes, die die PCH bereitstellt münden ja am Ende in insgesamt knapp unter 4 GB/s zur CPU. Wenn dort zwei flotte SSDs dranhängen, die jede für sich mit bis zu 4 GB/s lesen kann wirds schon eng. Ganz zu schweigen von den anderen I/O Devices wie Netzwerk, USB und Co. (Wenn man also beispielsweise auf die eine SSD über 10 GbE schreibt und auf die andere über ne Thunderbolt SSD wirds kuschelig)
Die Grafikkarten sind da nach wie vor nicht so das Problem sofern man kein 3- oder 4-Way-SLI nutzt.
Pizza-König
Lieutenant
- Registriert
- Jan. 2016
- Beiträge
- 708
Zwei Fragen dazu:
1) Wann kann man am Markt mit PCIe 4.0 rechnen?
2) Welche Anwendungen würden davon profitieren?
1) Wann kann man am Markt mit PCIe 4.0 rechnen?
2) Welche Anwendungen würden davon profitieren?
foldinghomealon
Cadet 4th Year
- Registriert
- Dez. 2016
- Beiträge
- 71
@Dezor: Das kommt stark auf die Anwendung an. Bei Spielen ist's wohl egal.
Aber bei meinem Lieblingshobby Proteinfaltsimulation (folding@home) wird wird meine 1080 TI nur zwischen 85% und 95% ausgelastet und das liegt nach Expertenmeinung an der 'langsamen' Kommunikation zwischen CPU und GPU über PCIe 3.0 x16.
Ich hoffe also schon auf GPUs mit PCIe 4.0
Aber bei meinem Lieblingshobby Proteinfaltsimulation (folding@home) wird wird meine 1080 TI nur zwischen 85% und 95% ausgelastet und das liegt nach Expertenmeinung an der 'langsamen' Kommunikation zwischen CPU und GPU über PCIe 3.0 x16.
Ich hoffe also schon auf GPUs mit PCIe 4.0
