News „Thunderbolt 3 2.0“: USB 4.0 bringt den Standard am USB-Typ-C-Stecker

[Piktogramm]

@Smartbomb
https://www.mindshare.com/files/resources/PLX_Choosing_PCIe_Packet_Payload_Size.pdf
Wenn du es nicht lesen magst, das Diagramm auf Seit2 ist schon recht anschaulich.

Im Endeffekt kommt es auf die kommunizierenden Geräte an. Je größer die ausgetauchten Pakete sind, desto geringeren Anteil hat der Protokolloverhead.

Spezifische Geräte kann man zu ihren Fähigkeiten auch befragen:
http://billauer.co.il/blog/2011/05/...ad-size-configuration-capabilities-tlp-lspci/


Könnte mal jemand lspci -vv auf sein NVMe Laufwerk werfen und hier einfügen (als Spoiler und in Code Tags bitte!)

 

[aid0nex]

Alter Schwede, wenn man da als ITler schon Probleme hat hinterher zu kommen und durch zu blicken, wie soll das dann bitte für dein 08/15 Konsumenten sein.

 

[Hayda Ministral]

Der Kerl im Blog fizzelt aber auch mit einzelnen Bits herum, das ist ja wie weiland die Besprechung der NEAT-Chipsätze in der ct.

 

[Solomon]

@Solomon Für einen Moment sah ich PCs ausschließlich mit USB-C Ports vor mir aber ich fürchte da liegst du wohl näher dran.

Es wäre das Paradies... ;D

 

[j-d-s]

Weil ich den Artikel jetzt gefunden habe: Dass TB 3 immer 40 Gbit/s bieten würde, ist falsch.

TB 3 muss man nach Protokoll und Anwendungszweck unterscheiden. Bspw. bietet TB 3 beim eGPU-Betrieb max. 32 Gbit/s, sofern es mit 4 PCIe-3.0-Lanes angebunden ist (es kann auch mit nur 2 Lanes angebunden sein, dann sind es nur 16 Gbit/s, was für ne eGPU natürlich schlecht ist).

Die "40 Gbit/s" sind ein Rechentrick, wo man DP, was auch über TB 3 funktioniert, eingerechnet hat.