foofoobar
Captain
- Registriert
- Dez. 2011
- Beiträge
- 3.376
Bei RISC-V hat Register 0 immer den Inhalt 0, also sind es eher 31 statt 32.DevPandi schrieb:Der Vorteil bei RISC-V sowie ARM liegt nicht in RISC, sondern in der festgelegten Infrastruktur, also das was man auch in der ISA festlegt, was aber nicht direkt mit CISC oder RISC zu tun hat. RISC-V definiert 32 allgemeine Register, ARM immer noch 31, da ist x86 mit 8 und die Erweiterung x64 mit 16.
Allerdings müssen bei mehr Registern auch mehr Register bei einem Kontextswitch gesichert werden, das kostet Zeit.DevPandi schrieb:das ändert aber nichts an der Tatsache, dass der Compiler auf NUR 16 sichtbare Register zugreifen kann und damit wesentlich früher auf Store- und Load-Anweisungen zurückgreifen muss. Man kann halt mit 31/32 Registern wesentlich länger arbeiten als mit 16.