News Benchmarks: „Vorabtest“ von Ryzen 5 3600 veröffentlicht

[Sun_set_1]

Da gehört nun aber schon einiges dazu, um von seiner Aussage darauf zu schließen. Wenn seine Freundin nun mal schlecht argumentieren kann, ist das eben so. Soll er sich jetzt einen anderen Vergleich suchen, weil ihm sonst Frauenfeindlichkeit unterstellt werden könnte?

Der Punkt bei der ganzen Diskussion ist eben nicht immer ob man selbst jemand angreifen will - sondern ob sich jemand angegriffen fühlen kann. Eben gerade dann, wenn ich jemandem mangelnde Diskussionskultur vorwerfe.

Der Satz zielte ganz klar darauf ab, @[wege]mini herabzusetzen. Dafür gibts 100x clevere Möglichkeiten.. (und wäre trotzdem absolut fehl am Platz, in sachlichen Diskussionen) warum bediene ich mich also bei der Einfachsten und ziehe nen dämlichen "schlechter als meine Freundin"-Vergleich.
Mich nervt die Genderdiskussion höchst wahrscheinlich genauso wie dich. Es hindert mich aber nicht daran, einfach mal die Antennen für sowas zu schärfen. Der einfachste Weg solche Diskussionen zu beenden, ist ganz einfach solche Aussagen mal zu reflektieren und zu unterlassen.

Weil sie abseits der Genderdiskussion schlicht unangebracht sind, die Stimmung vermiesen und Leute disqualifizieren soll. Man setzt sich durch solche Aussagen selbst in die so genannte "Über" Position und den anderen in die "Unter" Position. Das ist per Definition schlechter Diskussionsstil; da durch sowas immer Emotionen getriggert werden die eine schnelle Eskalationsspirale hervorrufen.

Dem Diskussionspartner dann schlechten Stil zu unsterstellen, setzt dem ganzen die Krone der Dreistigkeit auf.
Und ich schreibe und kommentiere sowas laufend, wie Du wahrscheinlich schon gemerkt hast, um auch bei allen anderen mal ganz allgemein die Antennen für vernünftigen Umgang miteinander zu schärfen.

Denn mir geht dieses ganze ich-bin-besser-du-bist-doof, geflame, getrolle, abqualifizieren, beleidigen, dermaßen auf den Sack, dass ich sogar bei 35°C Schatten etwas schreibe um vllt irgendwo, bei irgendwem, mal irgendwann ein bisschen Selbstreflektion zu erzeugen und zu versuchen, dieses Missverhältnis in unserer digitalen Kommunikationskultur wieder zu kitten. Auch wenn es aussichtslos erscheint.

Punkt 3 war übrigens @Banned gedacht. Das war mein Fehler. Entschuldigung dafür!
1) und 2) halte ich unverändert aufrecht. Denn @Tobi-S.:

Ist für mich nichts anderes, als wenn die Kids oder zum Teil auch noch Erwachsene, "Schwul" "Schwuchtel" oder sonstwas in negativem Kontext benutzen. Eventuell magst Du dich da nicht mal von angegriffen fühlen - viele tuen es aber. Und prinzipiell haben die auch Recht dazu, denn es gibt keine vernünftige Begründung nicht mal eines der hundert anderen möglichen Wörter zu benutzen. Außer: Bequemlichkeit und völlige egalität darüber, wie etwas bei jemand anderem ankommen mag.

 

[Dai6oro]

https://www.computerbase.de/forum/t...veroeffentlicht.1878705/page-30#post-22802330

Richtig spannend wird es mit den Latenzen dann beim Chiplet mit zwei Dies (also 12 u 16 Kerne).

Bei einem Die wird sich das in Grenzen halten. Aber das liegt dann auch eher weniger am Cache.

Da wird nix spannend weil es sich wie ein Die verhält. Aber ich weiß ja worum es dir geht und mit den 2 Dies hat das auch nix zu tun. Du hattest keine Ahnung hast es mal versucht ein paar Zweifel zu streuen. Is in Ordnung hat halt nicht funktioniert. Nächstes mal vielleicht,ich bin mir sicher, dass die nächste steile These nicht lange auf sich warten lässt.

Wo hast eigentlich die Info her dass der Cache Marketing ist? Link bitte?

 

[MichaG]

Zur Info: Habe die Passage zum "Speicherproblem" überarbeitet, weil es vielleicht gar keines ist. Gab da ein Missverständnis meinerseits. Hier die neue Fassung, auch mit Bezug auf die untere AMD-Folie:

Schwächen bei Speicherdurchsatz und -Latenz
Bei den Tests (Aida64) zu Speicherlatenz und Speicherdurchsatz zeigen sich dann die ersten Makel im bisher starken Auftritt bei synthetischen Benchmarks. In beiden Fällen liegt der Ryzen 5 3600 deutlich hinter seinem Vorgänger und erreicht nur in etwa das Niveau der Budget-APU Athlon 200GE. Hier ist zwar möglich, dass der Speicher mit angezogener Handbremse und nicht der vollen Geschwindigkeit arbeitete. Doch hatte AMD bereits Latenzen im Bereich von relativ hohen 69 ns für DDR4-3200 (C14) angekündigt (siehe Bild unten). Letztlich bedeutet das neue Chiplet-Design, dass der Speichercontroller nicht mehr im gleichen Die wie die CPU-Kerne liegen und Signale einen Umweg nehmen müssen. Die niedrigen Werte könnten demnach sogar stimmig sein. Für die CPU-Leistung ist aber das Gesamtpaket entscheidend und der verdoppelte L3-Cache sollte beim internen Datentransfer große Hilfe leisten.

Glaube das wurde hier auch schon von euch angemerkt. Komme gerade nicht mehr hinterher mit dem Lesen hier im Forum. Daher sorry, für die späte Reaktion.

 

[Banned]

@Dai6oro

Das ist trotzdem keine Behauptung.

Von meinem Wissensstand zu diesem Zeitpunkt (ich weiß nicht, wie die Latenzen sich mit zwei Dies verhalten) aus fand ich es spannend, wie es sein wird.

Jetzt weiß ich, wie es ist und gut. Da kann man danach dann auch den 12-Kerner ohne Angst vor Einbußen bei Spielen kaufen. Ist doch super.

Nochmal: Wo ist da jetzt die Behauptung meinerseits.

Und außerdem: Drückt der Aluhut sehr?

Muss man hier wirklich Leuten irgendwas unterstellen?


Wo hast du die Info her, dass es kein Marketing ist?

Schau dir an, wie viel der größere Cache beim 9900K gegenüber dem 9700K bringt. Und sag mir, wenn das doch so sehr viel bringt, warum Intel nicht einfach auch mehr Cache bringt? Das wäre doch kein großes Problem.


Mir ging es eigentlich auch hauptsächlich darum, dass man damit Speicherlatenzen nicht mehr als ausgleichen kann bzw. m.E. noch in mal ausgleichen kann.

Aber wenn es so ist, ist das doch umso besser.

 

[Chillaholic]

Die Folie gabs hier in der Tat schon.
Aber schadet ja nicht.

Für die CPU-Leistung ist aber das Gesamtpaket entscheidend und der verdoppelte L3-Cache sollte beim internen Datentransfer große Hilfe leisten.

Das sollten sich mal die Leute zu Herzen nehmen die hier nur über die Latenzen quarken.

 

[ZeroStrat]

@MichaG Ich denke, dass die Werte nicht korrekt sind. Es spricht seitens des IFs nichts dafür, dass es so sein müsste. Ganz im Gegenteil ist der IF2 ein bidirektionaler Link mit 100GB/s Durchsatz. Es wird ein Fehler in der Firmware des Speicher Controllers sein.

 

[Gortha]

Die Folie gabs hier in der Tat schon.
Aber schadet ja nicht.

Wobei das RAM-Konfigs mit unoptimierten Primär-, Skundär- sowie Tertiärtimings sind.
Ich denke schon, dass man Zen2 auf RAM-Latenzen mindestens auf Zen+ Niveau bekommt, wenn nicht sogar etwas geringere.

 

[cookie_dent]

Denn mir geht dieses ganze ich-bin-besser-du-bist-doof, geflame, getrolle, abqualifizieren, beleidigen dermaßen auf den Sack....

Stimmt, aber das ganze geht ja am 07.07. erst richtig los, das hier ist nur die Vorwärmphase

 

[Dai6oro]

@Dai6oro

Wo hast du die Info her, dass es kein Marketing ist?

Schau dir an, wie viel der größere Cache beim 9900K gegenüber dem 9700K bringt. Und sag mir, wenn das doch so sehr viel bringt, warum Intel nicht einfach auch mehr Cache bringt? Das wäre doch kein großes Problem.

Mir ging es eigentlich auch hauptsächlich darum, dass man damit Speicherlatenzen nicht mehr als ausgleichen kann bzw. m.E. noch in mal ausgleichen kann.

Ach so läuft der Hase man beschuldigt jemanden reines Marketing zu betreiben und wenn man fragt wo die Hinweise/Beweise/Indizien sind muss man sich auch noch rechtfertigen. Im Zweifel für den Ankläger was ganz was neues. In Tipp schau dir mal den Post von Micha über dir an. Klar kompensiert der Chache die Latenzen. Mit Intel brauchst des gar nicht zu vergleichen, da es ein völlig anderes Design ist.

 

[incurable]

Der wird etwaige Nachteile bei den Latenzen nicht mal ansatzweise wettmachen.

Wenn ich mich recht entsinne ist der L3 weiterhin als victim cache ausgeführt, das heißt er kann nur bei Daten helfen, die überhaupt schon mal mindestens in den L2 einer CPU vorgeladen wurden.

Mit anderen Worten: Der L3 kann die Speicherlatenz nur dort ausbügeln, wo auf bereits verwendete oder zumindest für die Verwendung vorhergesagte Daten zugegriffen werden soll.

 

[XTR³M³]

"3x2 mal 50A" ist eine milchmädchenrechnung, und "2x2 a 50A" erst recht!

es ist ein unterschied ob 3x2 mit echten dopplern ausgeführt sind die ggf. auch current balancing beherrschen und zwei phasenverschobene PWM signale bereitstellen oder ob da nur "dumme" doppler eingesetzt werden ODER ob garkeine doppler eigesetzt werden!
letztenendes hat man bei einem 3xirgendwas erstmal nur drei ausgehende pwm signale.

die VRMs auf den asrock ITX sind 60A und dass das langt einen 2700X bei 4.5GHz und 1.5V bei laune zu halten, hat mein baby gezeigt, kannst ja mal ausrechnen was das an werten sind, die die <$1 VRMs da geleistet haben VRMs waren im fall niemals über 50°c.(halt nen 120er drüber, der aktiv kühlt)...

 

[Benji18]

Ich frage mich, wie es sein kann, dass so kurz vor dem Launch noch am UEFI geschraubt wird, um signifikante Probleme zu beheben, keine Kleinigkeiten. Das wirft für mich kein brillantes Licht auf den speziellen Board-Hersteller. Ich hoffe es ist nicht durch AMD bedingt, wir die Board-Hersteller beim Launch von Zen1 beklagten.

Meine Meinung: So kurz vor dem Launch bitte keine halbgaren Leaks. Das kann nur dem Produkt schaden durch eine drohende Enttäuschung. 11 Tage können wir alle noch warten und den Sommer genießen.

Ich hoffe es auch die Agesa Versionen die da beim Zen 1 Start rauskamen waren schon teilweise heftig ca. alle 4 Wochen ein neues BIOS mit neuer Agesa wo man die RAM Kompatibliät etc. optimiert hat. Schade so macht das ganze einen eher fahlen beigeschmack :-/

 

[incurable]

2005 kamen die ersten AMD CPUs mit 2 Cores Athlon X2 (soweit ich mich erinnere waren die recht schnell recht billig die Einsteigermodelle davon)

Kommt darauf an, was Du als billig bezeichnen willst, die kleinen Opteron DCs und später Athlon X2s lagen beim Start bei $400/$350. (2005er USD, das wären heute also $500+)

Billig wurden X2s und FXs erst, nachdem Intel im Juli 2006 mit dem C2D E6600 eine Decke für die schnellsten Varianten bei $316 eingezogen hatte.

 

[dersuperpro1337]

Mein 6900k kommt mit 4.2GHz im Single Core CB20 auf 409 Punkte.
Wenn diese geleakten Werte stimmen, dann kann ich endlich wechseln ohne mir Gedanken um die blöden Singlecore lastigen Adobe Anwendungen zu machen. Da freue ich mich drauf!

 

[joshlukas]

Das ist leider ein Mythos. Sinn machen ist in unserer Sprache schon seit über hundert Jahren in Gebrauch und es gibt keinen wirklich Grund warum dies falsch ist.

Sonst darf man unter anderem auch nicht "Realisieren" oder "hart arbeiten" schreiben...

Es kann aber nur etwas Sinn ergeben. Ein abstraktes Ding kann doch nichts machen. Warum sollte man nicht etwas realisieren oder hart arbeiten?

 

[incurable]

Es wurde schon lange bestätigt, dass die Speicherlatenz bei 2 Chiplets exakt die gleiche ist, wie mit einem Chiplet, da beide genau gleich angebunden sind.

(1) Wo?
(2) Du vergisst den bei zwei Chiplets nötigen snoop trafic.

 

[atlas77]

Bei den R5 3600 Latenzen darf aber nicht vergessen werden, das auch CL14 3200 Ram genommen wurde,
es würde rein theoretisch so sein, das mit dem zb hier (auch für den R5 2600) empfohlenen Wald und Wiesen CL16 Aegis 3000 das Ergebnis noch schlechter wäre.

Ich habe das mal mit einem R5 2600 und dem CL16 Aegis 3000 16GB alles in Stock, auf einem B450 mit AGESA 1.0.0.6, auf der neusten AIDA Beta getestet, und bin auf 74,5 ns Latenz gekommen,
in dem Benchmark mit dem CL14 3200 auf X470 hat der R5 2600 eine Latenz von 68 ns.

Es wäre ein Jammer, wenn die neue Ryzen Generation wirklich nur mit teurer Hardware ihr ganzes Potential entfalten würde, X570 Boards, teurer Ram, etc, es wäre so Schade, nein wills nicht befürchten, aber irgendwie doch.

 

[voerden]

Was beim Testen der Zen 2 auch interessant wäre, wäre der Vergleich verschiedener RAM Module auf einen verkleinerten Test Parkour um die Leistung mit unterschiedlichen RAM zu vergleichen. Wenn sich das Verhalten der verschiedene Zen 2 CPU ähneln, dann reicht hier auch der Test einer CPU Zen 2 CPU. Dies würde die Kaufentscheidung des RAM vereinfachen.

Dasselbe gilt für den Vergleich der Leistung auf verschiedene Mainboard Plattformen (B350,B450,X370,X470,X570), was bereits von vielen Kommentar-Schreiber gewünscht wurde. Auch gilt, ein verkleinerter Test Parkour würde reichen und bei guter Vergleichbarkeit auch ein Zen 2 CPU. Die Frage der RAM Kompatibilität auf den alten Mainboards kann ja soweit wie möglich beantwortet werden, wenn die Antwort schwierig ist, dann muss dies eben offen bleiben.

 

[incurable]

theoretisch sollte jedes chiplet 16+4+4 pci-e 4.0 lanes bereit stellen

Das verwechselst Du mit Ryzen 1000/2000, dort waren diese Bauteile integriert.

Bei Ryzen 3000 sind neben dem Speichercontroller auch die PCIe root Komplexe, SATA und USB controller in die Northbridge gewandert, die Chiplets sprechen nur noch Infinity Fabric. (und soweit ich weiß auch nur mit einem Link)

Ergänzung (26. Juni 2019)

Da wird nix spannend weil es sich wie ein Die verhält.

Das ist mindestens durch Verkürzung so verzerrt, dass es unterm Strich falsch ist.

Zwei Chiplets haben beim Speicherzugriff praktisch identsiche Latenzen != Bei Bestückung mit zwei Chiplets sind die Latenzen beim Speicherzugriff identisch wie bei der Bestückung mit nur einem Chiplet.

Ergänzung (26. Juni 2019)

Ganz im Gegenteil ist der IF2 ein bidirektionaler Link mit 100GB/s Durchsatz

Durchsatz und Latenz verhalten sich, außer im Durchsatzlimit, praktisch orthogonal.

 

[Taxxor]

(1) Wo?

Da

Ergänzung (26. Juni 2019)

Zwei Chiplets haben beim Speicherzugriff praktisch identsiche Latenzen != Bei Bestückung mit zwei Chiplets sind die Latenzen beim Speicherzugriff identisch wie bei der Bestückung mit nur einem Chiplet.

From the view of memory access, two chiplets behaves as though it were a single monolithic die. Common latency access from any core to any destination in memory.