Volker schrieb:
Nichtsdestoweniger ist die von Intel genannte IPC-Steigerung in Höhe von 19 Prozent erst einmal nur für das Desktop-Umfeld gesetzt, in dem Tiger Lake quasi nicht existiert.
Ihr schreibt, als sei das ein bereits bewiesener Fakt. Bisher hat das doch noch Niemand unabhängig überprüft?!
Warum stellt Computerbase es dann so dar, als wenn es bereits bewiesene Sache wäre?
Ernsthafte Frage!
Volker schrieb:
Traditionell sind Herstellerangaben korrekt, sowohl von Intel aber auch AMD natürlich sehr positiv ausgelegt und liegen im realen Alltag leicht darunter.
Korrigiert mich, aber bisher war es in der Vergangenheit oftmals eher so, dass die
von Intel angekündigten IPC-Steigerungen in aller Praxis kaum zu erreichen waren, sondern vor allem eher im Kleingedruckten existierten, so in den Fußnoten (auf irgendwelchen Unterseiten, unter Intel.com/benchmarks o.ä.).
Also da, wo man die utopischen und realitätsfernen IPC-Steigerungen dadurch erreicht hat, indem man die IPC mit Uralt-CPUs von zig Generationen vorher mit dem angekündigten Produkt verglichen hat, oder Lowend-Mobil CPU gegen große Desktop-CPUs.
Was AMD betrifft, die haben seit dem Ur-Zen eigentlich immer Werte angegeben, die auch in der Praxis erreichbar waren und schlussendlich auch erreicht wurden (oder sogar tiefer gestapelt!). Ur-Zen sollte um +40% IPC-Zuwachs haben, es waren reell +52% IPC-Zuwachs. Zen+ sollte 10-12% Mehrleistung bringen (war auch drin), Zen2 sollte um 15% bringen, genau das waren es am Ende auch (habt ihr ja selbst getestet und bestätigt), usw ..
Volker schrieb:
Die Lösung: Intel Thread Director Technology, eine der größten Neuheiten in der Sparte, die Intel laut eigenen Aussagen je hervorgebracht hat. Dahinter steckt eine hardwarebasierte Lösung, die Windows bei der Thread-Zuweisung als alleinige und oft bekannte Problemstelle aus der Gleichung nehmen soll.
Einen Prozessor-integrierten Hardware-Scheduler, der in der Lage ist, Prozesse/Threads zwischen verschiedenen
heterogenen Prozessor-Kernen in einem big.LITTLE-Prinzip hin und her zu schieben/wechseln, einzig basierend auf dem Prinzip der verwendeten ISA oder des Befehlssatzes des jeweiligen Threads?
Also genau das, was schon vor über einem Jahr bekannt wurde was AMD bereits seit etwa einem Jahr als Patent zugesprochen bekommen und schon im Oktober 2017 zum Patent angemeldet hat?
Volker schrieb:
Thread Director übernimmt als Zwischenschritt bereits eine grobe Zuweisung der Aufgaben an die Kerne, die Windows dann umsetzt. Die beinhaltet unzählige Szenarien, beispielsweise den Wechsel von großen zu kleinen Kernen, wenn große für wichtigeres benötigt werden – und zurück.
Verständnisfrage: Bedeutet das, dass der Hardware-Scheduler
ohne den Windows-Scheduler mehr oder weniger praktisch keinen größeren Nutzen hat (und genauso gut fehlen könnte, ohne grossen Impact auf Performance) und der Windows-eigene Scheduler das Scheduling übernimmt, dass der HW-Scheduler vorgibt, was der Windows-Scheduler quasi übernimmt, aber auch "überschreiben" darf (also, wohin welcher Thread geschoben wird--Performance- oder Effizienz-Kerne) oder dass der HW-Scheduler einzig sagt, was Sache ist und wohin welcher Thread kommt und auf welchem Kern er zu laufen hat?
Ich meine, angenommen, ein Thread muss jetzt AVX-512 abarbeiten, was ja auf den Effizienz-Kernen nicht vorhanden ist. Wird der Thread dann auf AVX2 "herunter gestuft um auf einen E-Kern laufen zu können?!
Kannst Du das einmal näher erläutern--irre spannend das ganze mit dem Scheduling in einer heterogenen Umgebung! MEHR INFOS DAZU BITTE!
… weiß TechFA