Denahar schrieb:
Nun gibt es einen IMC, was bei Amd immer als Vorwand vorgeschoben wurde, warum die Dinger nicht so wirklich gut zu übertakten sind. Tja, Intel zeigt hier was machbar ist und gut 45% Mehrtakt ist sehr beachtlich. Ein gut-selektierter Phenom geht mit Hängen und Würgen ca. 23% zu übertakten. Na danke...
Naja, du vergleichst hier aber Gurken und Tomaten. Einen Takt optimierten 45 nm Prozess bei Intel gegen einen Yield optimierten 65 nm Prozess bei AMD. Warte besser Shanghai ab, dann kannst du immer noch darüber philosophieren. Genauso solltest du Verkaufsexemplare vom Bloomfield abwarten. Ob die noch so übertaktbar sind wie die verteilten Samples, ist auch fraglich. Bisher sieht es jedenfalls so aus, als ob Nehalem nicht so übertaktungsfreudig ist wie Penryn. Das hat sicherlich Gründe, wie zB die veränderte Infrastruktur, ähnlich der von AMD, oder die stark angestiegene Kernlogik. Aber irgendetwas unproportional über den grünen Klee zu loben, braucht man deshalb auch nicht. Ich finde die bisherigen Ergebnisse iO. Exzellent oder gar herausragend gegenüber bisherigen Modellen aber noch lange nicht. Ein wenig Sachlichkeit sollte man trotz der eventuell vorhanden Vorfreude schon bewahren.
Übrigens, gute Phenoms machen durchaus 3,5 GHz @ Air. Ausgehend vom X4 9950 sind das immerhin 35%. So schlecht also auch nicht. Nutzt man die Fähigkeiten der separaten Kerntaktung, kann man einzelne Kerne auch bis auf 4 GHz prügeln.
conspectumortis schrieb:
uiui , wurde der l2 cache bei dem neuen prozessor kastriert
Die Herstellungskosten müssten doch allein schon daher geringer ausgefallen sein.
Du hast scheinbar übersehen, dass den bisherigen L2 jetzt der L3 ersetzt. Der L3 ist zwar kleiner, dafür wurde die Die Fläche an ganz anderen Stellen vergrössert. Nehalem ist in der Produktion jedenfalls teurer als das bisherige Design. Alleine schon deswegen, da es ein monolithischer Quad Core ist.
aivazi schrieb:
damit meine ich das also der 1. Cache also der Level 1 cache der schnellste ist dann folgt der Level 2 und dann der Level 3 jetzt stellt sich mir die frage warum geht intel einen schritt zurück anstatt nach vorne außerdem wird der Level 3 Cache meist nur bei Server CPUs wie dem Itanium verwendet oder irre ich mich
Jetzt überlege nochmal in aller Ruhe. Was würdest du machen, wenn du einen Quad Core designen willst, dessen Kerne in der Lage sein sollen, effizient Daten auszutauschen?