Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsWie geplant: AMD Ryzen 4000 „Vermeer“ kommt Ende des Jahres
Ich hoffe schon ewig, dass AMD den mal integriert!
Wie man damals bei den 57xxC von Intel gesehen hat sorgte das für hohe minimum FPS in Games so etwas mit 12+ Kernen wäre der Wahnsinn!
in 2 Jahren erst DDR5 & 5nm .... ei ei ei. Mein Plan sah anders aus. Naja abwarten das das Jahr noch bringt nach der ganzen miesen Krise...
Was mich ja wundert, warum kommt dieses Jahr oder wenigstens Anfang 2021 nichts im 10nm+ Prozess? Taktraten im Bereich 4.2-4.4GHz müssten doch theoretisch drin sein. Die ca. 20% IPC von Willow Cove müsste doch reichen für den Desktop.
Im Grunde gibst du dir die Antwort ja selbst. Ich würde mal tippen, dass die Ausbeute an Dies mit hoher Güte, also Cores die auch konsistent in diesen Takt bereich kommen sehr gering ist. Zumindest zu gering als das sich das ganze lohnt. Daher ja auch der Backport. Der würde ansonsten ja überhaupt keinen Sinn ergeben.
Entweder das, oder die 20% IPC von Willow Cove sind halt doch nicht ganz da wo man sie gerne hätte. Ich habs nicht verfolgt, aber hat man aus dem TGL Bench was lernen können (performance mäßig?).
Gab ja auch schon Diskussionen über die Veränderungen von Skylake zu Sunny/Willow und wie sich das auf das Takt Potential auswirken könnte. Könnte durchaus also auch ein architekturelles Problem geben den Takt hoch zu bekommen, unabhängig vom 10nm Prozess.
Gedreht und gewendet, was 5 GHz CPUs von Intel post Skylake angeht bin ich nach wie vor sehr skeptisch.
Die "Gerüchte" sind mal wieder Schwachsinn von AdoredTV - der hat doch seit Zen2 nur noch Blödsinn gelabert (bzw seine "Quellen"). Vorher kam aber auch schon kaum was brauchbares von dem außer aufgewärmtem Kaffee.
Ich bin kein AMD-Fanboy, aber in meinem Rechner arbeitet noch ein Ryzen 7 2700X und ich bin mit dem zufrieden. Auch wenn ich mich wiederhole, ich finde, dass was AMD hier auf die Beine gestellt hat sehr beeindruckend.
Mal sehen wann ich wieder auf-/umrüste. Mein letzter Rechner hielt sieben Jahre. Der jetzige kann eigentlich auch noch mindestens zwei bis drei weitere Jahre so arbeiten.
Auf die Gerüchte um den angeblich schwachen Ryzen 4000 gebe ich nichts,
Stimme ich dir zu.
Fast selbes Szenario hier, ein 2700er non X.
Bin aber halt von einem (leicht OC) 2500k bzw. (Stock) 8350 vor kurzem erst umgestiegen und da merkt man schon den Unterschied.
Zum Thema:
Klingt interessant, wie sieht es denn mit Kompatibilität zu B X 350/B X 450er Boards aus?
Kann man, wenn man es braucht, nen Ryzen 4xxx, auf nen B/X Board stecken?
Also, schaut man sich die aktuellen Zen mal an, stellt man fest, dass aktuell ja sowieso schon mit zwei verschiedenen IO´s gearbeitet wird.
Die Server IO (für Rome) ist 8.3 Milliarden Transen groß und die Client IO (für Matisse) ist 2.1 Milliarden Transen.
416mm² bei Rome für ein 12nm Dingsbums, ist eindeutig zu viel.
Evtl. wird man dieses in 7nm schrumpfen und beibehalten.
125mm² bei Matisse ist immer noch viel, zeigt aber deutlich, wie winzig dieses Teil in 7nm wäre und dass man es locker in die 8 Kern Varianten mit verbauen könnte.
An eine Fortsetzung der IO Chips in 12nm kann ich immer noch nicht glauben und für kleine Desktops wäre es am sinnvollsten, die Dinger ganz verschwinden zu lasssen.
12nm als eingefahrener Prozess kann locker solche Chipgrößen fahren. Ob es extra eine neue Maske für die kleinen Desktops gibt, wird sich zeigen. Ich halte es für unwahrscheinlich. Für Renoir wurde der Weg eines einzigen Dies gegangen, da es nur eine Maske benötigt, anstelle von zweien (1 für neuen I/O, 1 für Vega8). Ich denke die Reduzierung der Masken wird auch diesmal der ausschlaggebende Faktor sein.
Den I/O-Die in 7nm zu shrinken wäre natürlich möglich. Dagegen sagt ja keiner was. Könnte aber teuer sein, oder sich nur für die Server-I/O-Die lohnen etc.
Der Matisse hat analog 2 IO´s in einem Chip, dieser ist damit also 1/4 so groß. Stimmt auf fallend.
Wenn man jetzt eine IO in jedes CCX verbaut, landet man wie heute bei 8 IO´s für die großen Babys und 2 IO´s für die kleineren Babys. Jetzt muss man sie nur noch sinnvoll verdrahten.
Damit hätte man eine 8 Kern Maske mit einem CCX und einer IO. Jetzt muss man dem Ram Controller "nur" noch beibringen, nicht nur einen Channel pro IO zu haben - sonst haben die kleinen 8 Kern nur single channel - und hat als "Abfallprodukt" dann halt 16 Kanäle bei den Servern
Spätestens mit Zen4 wird es dann aber in diese Richtung gehen. Möglich ist auch, dass von Zen3 gar keine 8 Kern Varianten mehr angeboten werden und dieses "Problem" somit von selbst erledigt ist.
mfg
p.s.
man darf es nur nicht wieder bauen wie bei Zen.
Wie kann man 2 x 4 Kerne über Infinity Fabric verbinden und dann einen dual channel Ram Controller anbinden wollen, um dann diese Teile noch einmal als vierfach Gespann mit "8 Kanal" Controller zu vermarkten.
Aber das, was du beschreibst, ist exakt das, was Zen war. Ein IO-Controller pro Die, und mehrere Die ermöglichen dann mehr Ram-Channel etc. Sobald die Zahl der RAM-Channels nicht zu den gewünschten Kernen passt, gibt es Probleme. Threadripper zum Beispiel benutzt exakt denselben IO wie der Server, und dadurch gibt es keine Performance-Einbrüche, egal bei wieviel Kernen.
Was du übersiehst, ist dass der IO als zentraler Die eben die ganzen Verknüpfungen zwischen den Core-Dies erledigt. Wenn du den IO-Die aufteilst, fehlt dir dieser Punkt. Der ist aber essentiell für die Performance von Zen2.
Zudem gibt es ja die Aussage von aMD daß der I/O-Kram nicht gut skaliert bei kleineren Fertigungsverfahren. AMD hätte dort am Ende viel höhere Kosten für wenig Flächengewinn und würde außerdem kostbaren 7nm-Fertigungsplatz damit verballern.
Dieser Platz wäre besser genutzt für mehr Prozessor-/Grafik-Dies denn TSMC hat nicht unendliche Fertigungsmöglichkeiten.