TechFA schrieb:
In kurz, hatte AMD vor 20 Jahren schon mal versucht, bringt nix.
AMD hatte damals nur nicht die Marktmacht dafür und sie haben sie auch Heute nicht. Intel ist da in einer anderen Position.
Zudem muss man hier unterscheiden. Smartcom kann da noch so viel erklären: Wir wissen nicht was da Intel wirklich vorhat und wie sie es genau lösen wollen. Man merkt im übrigen an diesem Thema, dass hier - und auch er - viele Sachen durcheinander geworfen werden und man ganz genau trennen muss, wovon man denn nun spricht! Und da trennt sich dann die Spreu vom Weizen und genau da liegt das Kernproblem dieser Diskussion.
In dieser Diskussion wird oft Architektur des Befehlssatzes (ISA) mit der µArch. Es gibt hier nun mehre Gerüchte und eines davon besagt, dass Intel die ISA
aufräumen möchte, nicht dass sie die IA32-ISA über Bord werfen wollen. Es geht primär darum, dass man alte ungenutzte Befehle und Erweiterungen nun aus der IA32-ISA entfernt und so die IA32-ISA schlanker macht, als sie aktuell ist und so Transistoren einsparen kann um die µArch durch das Weglassen entsprechender Funktionsblöcke zu entschlacken. So wie es nun eben AMD mit ihrem 3dNow! gemacht haben bei Zen. Dadurch kann man alte Funktionsblöcke raus streichen.
Wovon Smartcom spricht ist, dass AMD damals damit experimentiert hatte den CISC-Teil ihrer IA32-Implementation über Bord zu werfen und damit den Decoder der die CISC Befehle in die RISC µOPs übersetzt. Das war damals zum scheitern Verurteilt und AMD war sich auch dessen bewusst, denn selbst Intel ist, obwohl sie einen »Decoder« für IA32-Befehle hatten mit IA64 gescheitert, weil damals die Preformance nicht stimmte. AMD hätte sich mit
diesem Alleingang damals die gesamte Softwarebasis entzogen die mindestens eine Neucompilierung benötigt hätte.
Es kommt halt drauf an, was Intel wirklich plant. Räumen sie die ISA auf und entfernen alte nicht mehr benötigte Module und Bestandteile, kann das helfen die Prozessoren wieder schlanker zu gestalten und damit eben verbunden eine neue µArch.
