AMD "Pilediver" im Detail

[Crystal]

AMD "Piledriver" im Detail

AMD veröffentlichte ein Dokument über die kommenden Verbesserungen der Bulldozer-Nachfolger Trinity, Piledriver und Co. Quelle

• Load-Execute Instructions for Floating-Point or Integer Operands (See section 5.1 on page 79.)
• Write-Combining (See section 6.6 on page 111.)
• Branches That Depend on Random Data (See section 7.3 on page 121.)
• Loop Unrolling (See section 8.2 on page 129.)
• Pointer Arithmetic in Loops (See section 8.5 on page 136.)
• Explicit Load Instructions (See section 10.2 on page 168.)
• Reuse of Dead Registers (See section 10.14 on page 184.)
• ccNUMA Optimizations (See section 11.1 on page 193.)
• Multithreading (See section 11.3 on page 204.)
• Prefetch and Streaming Instructions (See section 6.5 on page 103.)
• Memory and String Routines (See section 6.8 on page 113.)
• Floating-Point Scalar Conversions (See sections 10.15 on page 185.)

Kann einer etwas mit dem Fachchinesisch anfangen Die Liste scheint relativ lang zu sein ^^ Wie hoch kann man seine Hoffnungen an den Bulldozer Nachfolger ansetzen

Hab hier noch was zur X86 Performance des Trinity gefunden:

According to performance benchmarks conducted by AMD, the Trinity 35W APU with Piledriver-class x86 cores will provide 25 per cent better x86 performance compared to Llano 35W, with K10.5+ "Husky" x86 cores based on results obtained in PC Mark Vantage Productivity benchmark.

Fudzilla

 

[y33H@]

CPU-World hatte das (auch) schon vor einer Woche und dabei u.a. schicke Vergleiche aufgezeigt:

http://www.cpu-world.com/news_2012/2012011101_Features_of_AMD_Piledriver_processors.html

 

[DinciVinci]

Sorry, falsches Forum. *g*

 

[pipip]

Also was ich bis jz gelesen hab, kann beeindrucken, bin gespannt ob es hier im Forum wieder los geht, das Rate spiel über die Leistung von Piledriver xD. Allein die verdoppelung des l1 caches sollte ja schon etwas bringen. Worauf ich echt gespannt bin ist der Turbo 3.0, was er kann, und besonders wie klug der ist.

 

[y33H@]

Es gibt laut bisherigen Informationen keine Verdopplung den L1I oder L1D. Sondern "nur" des TLB. Die Leistung bzw. die IPC hat AMD mit 10 bis 15 Prozent Plus gegenüber Orochi benannt.

 

[Terces]

Ist eigentlich schon bekannt bis wann man mit dem Piledriver rechnen kann?

Ich hatte mal vor wenn Windows 8 erscheint mir einen neuen PC zu kaufen

 

[Floletni]

Allein die verdoppelung des l1 caches sollte ja schon etwas bringen. Worauf ich echt gespannt bin ist der Turbo 3.0, was er kann, und besonders wie klug der ist.

Das seh ich ein bisschen kritisch, da der L1 ein Register Speicher ist. Desto größer der Speicher ist, desto länger braucht er um an Information ran zu kommen die am Ende des Speichers liegen.

 

[LundM]

Es gibt laut bisherigen Informationen keine Verdopplung den L1I oder L1D. Sondern "nur" des TLB. Die Leistung bzw. die IPC hat AMD mit 10 bis 15 Prozent Plus gegenüber Orochi benannt.

na noch ne schlechtere ipc war ja nicht machbar.

also es kann nur besser werden das garantier ich ma.
nach dem fail ist nur noch luft nach oben.

L1 verdoppeln ob das net nach hinten los geht
denk ma zu wenig hat er nicht.

könnte aber aufn server markt bezoggen was bringen im quad verband zb.

 

[Knuddelbearli]

grade L1 hat er sehr wenig. alle aktuellen CPUs haben das doppelte und für so ne extra wurst denkt niemand beim coden

 

[Crystal]

HT4U gint vor kurzem auf alle Details der neuen Version des "Software Optimization Guides" ein.

Laut Xbitlabs führte AMD eine ähnliche Strategie wie Intels Tick Tock verfahren ein.

AMD wants APUs to be released earlier than fully-fledged CPUs since they are aimed at broader segment of the market. Therefore, x86 cores of Fusion chips will sport "reduced" next-generation micro-architecture (and will fully support previous-gen features and capabilities) in order to cut their development time and reduce their die size. CPUs will come to market several months after APUs and will feature more advanced x86 cores that will support more new instructions and therefore will offer better x86 performance.

For example, only fully-fledged "late" Piledriver inside Viperfish (code-name of next-gen server/desktop die design, the successor of Orochi that powers FX and Opteron chips) will be able to execute numerous new instructions as well as will receive instructions per clock (IPC) increase. Even though reduced "early" Piledriver inside code-named Trinity APUs will be more advanced than the original Bulldozer, the x86 cores are projected to be slightly less efficient than those of the full Piledriver.

The "tick-tock"-like approach is expected to allow AMD to reduce time-to-market of its new products and ensure that innovations do not negatively affect yields. On the other hand, it will create difficulties for software makers who will have to take into account that x86 cores within one generation of APUs and CPUs are slightly different. In addition, it should be noted that AMD's "tick-tock" has nothing to do with transitions to newer process technologies and is almost completely about micro-architectures.

Bin vor allem auf die Vollausbaustufe Vishera mit 5 Modulen / 10 Kernen gespannt. HT4U meint in Vishera könnte schon der "Steamroller" stecken der eigentlich für 2013 geplant ist.

AMD soll sich sputen

 

[LoRDxRaVeN]

...der Bulldozer-Nachfolger Trinity, Piledriver

Auch der Begriff Bulldozer wird zwar heute schon viel zu unsauber verwendet, aber ab Trinity wird bzw. würde die Verwendung von dem Codenamen "Piledriver" für einen konkreten Prozessor nur noch Verwirrung stiften, da eben auch Trinitys CPU-Kerne "Piledriver-Kerne" sind. Piledriver als auch Bulldozer sind ganz einfach keine konkreten Prozessoren, sondern eine CPU-Architektur, also ein reiner Überbegriff.

Es sollten sich wirklich an alle an der Nase nehmen und die Prozessorcodenamen verwenden, wenn man Prozessoren meint. Nach aktuellesten Informationen wäre der Zambezi (welcher ja fälschlicherweise von unzählen mit dem Bulldozer-Begriff gleichgesetzt wird) soll Vishera sein.

Geht man also von der richtigen Verwendung der Codenamen aus, macht der einleitende Satz kaum Sinn.