SKu schrieb:
Ich denke, dass AMD dieses Mal ein heißes Eisen mit RDNA2 haben wird. Nvidias zwanghafter Move noch mehr Leistung aus einer 3080 pressen zu wollen, indem sie einfach 50W mehr dafür opfern, passt nicht zu dem Nvidia der letzten Jahre. Auch hat Nvidia bislang mit keinem Konter das Argument für mehr VRAM aufgeführt. Auch hätte Nvidia der 3080 mit Sicherheit wieder lieber den 104er Chip verpasst, wenn sie könnten.
Mann stelle sich vor wie viel eine 20GB 3080 erst verbrauchen wird, wenn das Refernzmodel mit 10GB bereits 320W verbrauch. Ich würde mal auf 340W tippen.
Das mit den verarschmichnicht 699$ für die 3080 hat Moore's law is dead bereits frühzeitig richtig erkannt, das es sich dabei nur um einen fake Preis in homöopathischen Dosen handelt um dann bei den Boardpartnern so richtig abzukassieren.
Ist eigentlich auch einleuchtend: 627mm2 Samsung 8nm, 10GB, GDDR6X und extrem teure Kühllösung / Board da wird es schwierig die für NVIDIA typischen 60% Marge einfahren zu können.
Aber ein 103er wird wohl im Verlaufe des nächsten Jahres sicher noch folgen.
SKu schrieb:
Big Navi wird Nvidia in Bezug auf Rasterization Performance Paroli bieten.
In Bezug auf RT und DLSS wird AMD das Nachsehen haben.
Ein Equivalent zu DLSS scheint gegenwärtig auch wenn eher unwahrscheinlich nicht ganz ausgeschlossen zu sein.
Beim Thema RT ist noch nicht aller Tage Abend auch wenn es anhand des Architecture Whitepaper Anhaltspunkte gibt die auf eine Überlegenheit von Ampere bei RT hindeuten.
Jetzt kommt das aber!
Beim in der XBOX verwendeten RDNA2 Derivat muss es sich wie der Name Derivat schon sagt nicht zwangsläufig um die exakt gleiche RDNA2 Variante handeln sondern da können abseits vom SI noch massig andere Änderungen auch in Bezug auf RT vorgenommen worden sein.
Allein schon die Fläche von 500-530mm2 die für Big Navi in den Raum gestellt werden würde darauf hindeuten.
Als Beispiel hat der GPU Part des XBOX SoC für 56CU's ca. eine Fläche von 300mm2 (das ist sicher)
Bei 80 wären das 428mm2 jetzt hat big Navi im Unterschied zum SoC nur ein 256 Bit anstatt ein 320Bit SI
Hochgerechnet auf die 80CU würde das ca. dem halben relativen Platzbedarf für das SI benötigen.
Bzw. < 400mm2 für 80CUs nun gehen ein beträchtlicher Teil wohl für die 128MB IF Cache drauf.
Was ist mit dem Rest um auf die 500-530 zu kommen?
(Gut analog Zen 2 würden 128MB L3 Cache wohl ca. 136mm2 benötigen allerdings ist das schwierig miteinander zu vergleichen)
Aber eins ist klar 128MB IF werden einen großen Teil dieser Differenz beanspruchen.
diese Künstliche Limitierung von Nvidia mit DLSS ist eigentlich schon ein Witz genauso wie Sie versuchen Raytracing zu pushen auf kosten von brutalen Performance Einbrüchen.
