Ne - passt alles. Das ist der Aufbau wie bei RDNA. Sieh dir das Whitepaper an - dort ist recht ausführlich dargestellt. ES gibt L0, L1 und L2 cache auch schon bei RDNA1. Zusätzlich zu diesen gibt es noch den LDS, Instruction cache und ein paar andere mini-caches.BlackRain85 schrieb:Nun, nach diesem Diagramm (Link, Patent) sieht es für mich einfach nur so aus, als hätte man aufgrund besserer Latenzen und Annäherung zur CU ? den L1 zu L0 getauft usw.
https://www.freepatentsonline.com/20200293445.pdf
Und bei RDNA2 dürfte das ähnlich aussehen. Was sich geändert hat ist aber die Verschaltung zwischen den Caches.
Vor allem zwischen GCN und RDNA1 ist hier ein großer Schritt in der Art und Weise wie CU mit L0, L1, L2 cache communiziert.
Ergänzung ()
@Colindo:
AMD gibt im Whitepaper diverse Cache bandwidhts für RDNA und GCN5 (Vega) an. Siehe S21 Tabelle
L0 Bandwidth TB/s
9.76 vs 6.33
L1 Bandwidth TB/s
3.90 vs nA
L2 Bandwidth TB/s
1.95 vs 1.58
Total Cache Bandwidth TB/s
15.61 vs 7.91
Total Cache Bandwidth/FLOP
1.6 vs 0.625
Aber es ist nicht 100% ersichtlich wie sich diese ergeben. Man darf hier sicherlich den Takt nicht unterschlagen bei Vergleichen.