Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsAMD Ryzen 9000: Spezifikationen zu 9950X, 9900X, 9700X, 9600X und Chipsätzen
Durch die enge Verknüpfung mit USB 4 dürfte das deutlich verbreiteter werden. Ich hätte es ja auch bisher schon benutzt, aber mangels TB fähiger Host Geräte (Weil in aller Regel AMD basierte Rechner) war das bisher nie eine Option für mich. Hoffen wir mal auf das beste.
Werde bis nächstes Jahr warten bis der X3D kommt so lange wird der 7800X3D noch locker reichen.
Bin gespannt wie gut dann der Ram Support bis dahin auf meinem X670E-A sein wird.
In der Realität ist die Leistung natürlich von der jeweiligen Anwendung bzw. dem Spiel abhängig, aber so sieht die Rechnung zumindest mit den offiziellen Angaben (Takt und IPC) und Testergebnissen (Leistungsplus durch 3D V-Cache) aus. Auf jeden Fall schon erhebliche Schritte nach vorne, zumal mit Zen 5 ja nochmal einiges dazukommt
AMD geht den Gerüchten nach von 4 auf 6 ALUs. Intel geht bei Skymont von 4 auf 8 ALUs, das bringt bei Skymont 38% IPC, ist ne Milchmädchenrechnung, aber ich komme da bei AMD eher auf 20-25% als was höheres.
Das mag ja sein und die Tests werden es zeigen.
Aber ich bezog mich auf Duskstalkers Kommentar. Von 2012-2017 gab es mit jeder Gen von Intel doch immer nur marginale IPC Steigerungen.
Es gibt einen Punkt, an dem die Kernzahl die Speicherbandbreite so deutlich übersteigt, dass ein Prozessor mit höherer Kernzahl und zwei Speicherkanälen zwar auf dem Papier eine interessante Spezifikation ist, dem Endbenutzer aber nicht den gewünschten Nutzen bringt. Wenn die Speichergeschwindigkeiten steigen und Speichertechnologien mit höherer Bandbreite auf den Markt kommen, ist das etwas, das wir ebenfalls in Betracht ziehen.
Hätte man mit DDR5-6000 nicht schon fast doppelt so viel Bandbreite wie bei Zen 3 mit DDR4? Am Ende geht es nicht nur darum, dass es 32Kerne auf AM5 gibt, sondern auch darum, dass 16 Kerne zum Mainstream werden. Wobei ich den nutzen auch nicht so ganz sehe. Wäre halt nett.
Ich denke, es gebe sinnvollere Sachen, als nur "nette". Zum Beispiel eine bessere Packagingtechnik, die den Idle und Teillastverbrauch senkt. In Zukunft vielleicht eine NPU im I/O-Die neben der iGPU...
2025 ein Zen 5 Refresh auf InFo mit neuem I/O-DIE mit höherem garantierten Speichertakt und inkl. NPU wäre schön...
Durch die enge Verknüpfung mit USB 4 dürfte das deutlich verbreiteter werden. Ich hätte es ja auch bisher schon benutzt, aber mangels TB fähiger Host Geräte (Weil in aller Regel AMD basierte Rechner) war das bisher nie eine Option für mich. Hoffen wir mal auf das beste.
Das sehe ich ein klein wenig anders. Thunderboltfähige Computer gibt es massenhaft.
Aber die ganzen tolle Features kosten eben auf Device Seite viel zu viel. Und deswegen hat das Zeugs niemand gekauft.
Die einzige Anwendung wo Thunderbolt erfolgreich war, waren die Notebook Docks. Hier war die Architektur mit dem Protocol Tunneling eben viel besser als der verunglückte Versuch mit dem Displayport Alternate Mode.
USB4 hat von Thunderbolt das Protocol Tunneling übernommen und das macht einen USB4 Port viel flexibler als ein USB 3 Port. Die höhere Geschwindigkeit lässt sich eben nur für Displays und durch Hubs ausnutzen.
Mh? Ich dachte der wäre Voraussetzung für USB4 bei X870 et al.?
Ergänzung ()
C4rp3di3m schrieb:
Im Threadripper Sys, befinden sich im Moment eine 16x PCIEv4 GPU, eine PCIEv5 x4 NVME, drei PCIEv4 x4 NVME´s sowie eine PCIE Soundkarte. Alles Stock/Nativ ohne Bifu oder sonstige Spielereien. Das wäre bei X570 und X670 nicht möglich.
Zunächst habe ich jemandem zugestimmt, der bezüglich Zen 5 von "Evolution" gesprochen hat, die ja "nicht schlecht" sei. Ich selbst habe diesen Schritt als "feine Sache" bezeichnet. Im Zuge der zu hohen Erwartungshaltung manch anderer im Forum habe ich auch auf die Gerüchte über Zen 6 reagiert und die dort erwarteten Änderungen als größeren Schritt bezeichnet. Zu keinem Zeitpunkt habe ich gesagt, dass ich diese Dinge für Zen 5 erwarten würde, sonst hätte ich Zen 5 auch sicherlich nicht als "feine Sache" bezeichnet. Vielmehr habe ich es erwähnt, weil andere eben diese Erwartungen an Zen 5 hatten, und diese letztendlich aber (den Gerüchten zufolge) mit Zen 6 erfüllt werden. Im Groben bin ich ja ganz auf deiner Linie.
Hier nochmal mein originaler Kommentar:
SaschaHa schrieb:
Evolution ist wohl richtig. Letztendlich ist es ein ähnliches Upgrade wie damals von Zen 2 auf Zen 3. Aus meiner Sicht ist das eine feine Sache. Mehr Kerne sind für die wenigsten hier relevant, die meisten wollen vor allem eine hohe Leistung pro Kern. Das sollte mit Zen 5 wohl geliefert werden, während Zen 6 den Gerüchten zufolge dann wieder einen größeren Schritt bezüglich Kernanzahl, Interconnect (2,5D) und Fertigung (N3) wagt.
das glaub ich auch, denn das hab ich doch nie behauptet. Meine Aussage war nur, dass anscheinend die Promontory 21 Chips bei X6xx und X8xx wohl die selben sind, nur ist bei X8xx der ASM mit an den P21 mit angebunden, der für die USB4 Fähigkeit notwendig ist, da diese eben nicht in den P21 eingebaut wurde, sondern per extra Chip zur Verfügung gestellt wird. Wenn dem so ist wäre es in meinen Augen ein Rebranding.
Das war die ganze Zeit klar und deshalb war das Theater darum dass neue Mainbords kommen immer überzogen. Seit Januar heißt es dass es beim Promotory 21 bleibt, und dass nur der ASM4242 hinzu kommt.
janer77 schrieb:
nur ist bei X8xx der ASM mit an den P21 mit angebunden, der für die USB4 Fähigkeit notwendig ist, da diese eben nicht in den P21 eingebaut wurde, sondern per extra Chip zur Verfügung gestellt wird.
Den ASM4242 nicht wie ursprünglich vorgesehen über die 4 zusätzlichen Lanes der CPU sondern über den Promontory anzuschließen ist eine seltsame Entscheidung. Ganz nach dem Motto, spülen wir den Engpass gut durch dass er nicht verstopft.
Wahrscheinlich liegt die darin begründet, dass man die Anzahl der PCIe 5 Lanes nicht reduzieren wollte. Ich bin Mal auf Tests gespannt, was diese USB4 Ports tatsächlich an Daten schieben können.
Lassen wir David McAfee antworten antworten: TPU: AMD hat die Kernzahlen in den letzten Jahren (seit „Zen 2“) konstant gehalten. Wiederholen Sie nicht den Fehler von Intel, bei einer bestimmten Kernzahl zu stagnieren? „Raptor Lake“ hat Sie bei der Multithreading-Leistung eingeholt. Ist das Rennen um die Kernanzahl bereits vorbei? DMA: Bei unserer AM5-Plattform haben wir darauf geachtet, ein Gleichgewicht zwischen Kernzahl und Speicherbandbreite herzustellen. Es gibt einen Punkt, an dem die Kernzahl die Speicherbandbreite so deutlich übersteigt, dass ein Prozessor mit höherer Kernzahl und zwei Speicherkanälen zwar auf dem Papier eine interessante Spezifikation ist, dem Endbenutzer aber nicht den gewünschten Nutzen bringt. Wenn die Speichergeschwindigkeiten steigen und Speichertechnologien mit höherer Bandbreite auf den Markt kommen, ist das etwas, das wir ebenfalls in Betracht ziehen. Ich denke, dass es einen Zeitpunkt geben wird, an dem wir unsere Plattformen mit mehr Kernen und mehr Speicherkapazität ausstatten, und dass beides Hand in Hand gehen muss. Ich glaube nicht, dass wir eine Ryzen-Roadmap erstellen wollen, bei der die Kernanzahl nur ein Marketing-Trick ist. Wir wollen sicherstellen, dass die Nutzer den vollen Nutzen aus diesen Kernen ziehen und sie für alle Anwendungen nutzen können, die sie wollen.
Da könnte man aber auch gut einwenden warum wir dann immer noch das DualChannel Limit bekommen statt hier mal QuadChannel anzubieten ? Klingt wie ne weinerliche AMD-Ausrede mal wieder bei der sie ihre Ausgewogenheit betonen, was aber unterm Strich nur heisst: wir wollen halt fett Marge fahren min/max.
Die X670E Boards sind teuer genug als dass sie locker QC Memory rechtfertigen würden und damit stünde auch mehr Cores überhaupt nix im Wege. Oder sie machen ihren Kack IMC endlich fit für sinnvoll nutzbare höhere Taktraten - Speicher dazu gibts lang genug aufm Markt mittlerweile. Auch kann ich die Speicher-Ausrede nicht ganz glauben, Seit Zen 3 haben wir nun denselben Core-Count im Highend während Speicherbandbreite immer weiter gestiegen ist. Daran wirds wohl kaum liegen.
Immer nur Ausreden die da kommen. Da wünscht man sich schon dass Intel hier mal auf die Kacke haut und AMD sich einscheisst weil sie leider nur das Nötigste gemacht haben und jetzt rennen müssen um nicht abzufallen und die mühsam aufgebauten Marktanteile nicht direkt wieder zu verlieren. 😂
Kommt halt einfach drauf an. Weder mein Notebook (Intel Plattform, Lenovo Yoga 900, also schon etwas älter), noch mein Desktop (Gebaut 2019, AMD Basis) haben Thunderbolt. Damals war der Standard ähnlich verbreitet, aber halt noch lange nicht in jedem Gerät. Nicht einmal bei Notebooks.
Da sehe ich bei USB 4 deutlich mehr Chancen, sofern man nicht geizt und entsprechend Thunderbolt-fähige Chips verbaut.
Bei der Anbindung vom Chipsatz muss du berücksichtigen das dieser selbst nur mit x4 an der CPU angebunden sind, d.h. alles was daran hängt teilt sich diese Verbindung. Selbst wenn du 4 NVME einbingen kannst werden diese sich ggf. Gegenseitig ausbremsen und worstcase Senario die GPU ausbremsen. Das ist Fakt ihr Experten.
Das ist teilweise ganz großer bullshit, Oberexperte.
Alles am Chipset teilt sich einen Uplink. Die x16 der GPU und zwei weitere PCIe x4 links hängen direkt an der CPU und sind nicht betroffen. In keinem Fall wird die GPU ausgebremst.
Du kannst uns erklären für welche Anwendung du mehr als 20 GB/s lesen und schreiben gleichzeitig benötigst, bzw. 32/8 GB/s asymmetrisch.
Das ist das was ohne Nutzung des x16 Link der GPU auf AM5 heute möglich ist.
C4rp3di3m schrieb:
Ihr vergesst bei eurer schönen Rechnung immer das alle PCIE angebundenen Geräte wie z.B. LAN, WiFI, USB, SATA, Sound usw ebenfalls Lanes belegen.
Nein. USB und Sound belegt keine PCIe Lane, nur SATA ist bei einigen Chipset mit PCIe shared. Zusätzliche Controller mit PCIe Schnittstelle brauchen natürlich PCIe Lanes.
Und nein, das habe ich nicht vergessen. Es sind auch damit genug PCIe lanes über, solange du nicht noch 8 SATA Laufwerke nutzen willst.
C4rp3di3m schrieb:
Außerdem Lane eben Lane ist und nicht einfach so (GEN) Addiert werden kann.
Das ist nur vom Prozessor. Dazu kommen die vom Chipset.
C4rp3di3m schrieb:
X570 unterscheidet sich da nicht viel, ich hatte eine PCIEv4 16x GPU und zwei PCIEv4 NVME und davon wurde nur eine Erkannt. Stecke ich z.B. nur eine in M2_B und ließ M2_A leer wurde sie erkannt. Ergo, waren zu viele Lanes belegt. PCIE Bifurcation gab es zwar, führte aber auch nicht dazu dass beide gleichzeitig Nutzbar waren.
Auch eine PCIE WiFI Karte war im x1 Slot, vermutlich war das dann schon zu viel.
Dann war das Board defekt oder du hast ne falsche Einstellung gemacht. Welches Board genau soll das gewesen sein. Es gibt x570 Boards da kannst du 4 NVMe SSDs gleichzeitig einsetzen. Ohne GPU zu beschränken und SATA ist auch Extra.
C4rp3di3m schrieb:
Im Threadripper Sys, befinden sich im Moment eine 16x PCIEv4 GPU, eine PCIEv5 x4 NVME, drei PCIEv4 x4 NVME´s sowie eine PCIE Soundkarte. Alles Stock/Nativ ohne Bifu oder sonstige Spielereien. Das wäre bei X570 und X670 nicht möglich.
Da können sie IO Die, Chipsets oder low-cost Produkte fertigen lassen. Aber keine high-end Produkte. Entlastet also rein gar nicht TSMCs Werke.
@MaverickM
Das ist aber schon sehr lange her. Seit Ice Lake (2019) hat jede CPU Thunderbolt an bord. Deswegen hat auch fast jedes Intel Notebook die letzten Jahre Thunderbolt und nicht nur teure Geräte.
Das Problem sind in der tat die teuren Services. Vergleiche mal ein externe SSDs mit Thunderbolt und USB. Docks sind fast die einzige Anwendung. Aber selbst da ist USB mittlerweile ganz gut (mit dem richtigen Dock).
