News Core i9-12900K mit DDR5-8000: Alder Lake-S mit 4.000 MHz schnellem RAM per Intel XMP

[Nerevar]

Das muss ich mir noch mal genauer anlesen. Ich war der Auffassung, DDR/2 entspricht dem Realtakt auf dem Bus.

https://de.wikipedia.org/wiki/DDR-SDRAM

DDR5-8000 hat effektiv 64 GB/s, darum ist die JEDEC Bezeichnung PC5-64000 (also 64000 MB/s). Das finde ich ist die eindeutigste Bezeichnung, weil hier der Marketing-Takt keine Rolle spielt. Der reale Takt der Speicherchips ist bei DDR5-8000 "nur" 500 MHz. Den gleichen realen Speichertakt hat DDR4-4000 Speicher (x8 Prefetch statt x16).

Weil die Latenz ein Maß der Taktzyklen zwischen einem Read/Write und einem Refresh ist und sich dieses Maß auf die Speicherchips bezieht, kann man auch verstehen, warum DDR5 so schlechte Latenzen hat. Denn die Speicherchips laufen nur halb so schnell wie bei DDR4.

Wir dümpeln bei den Latenzen, wenn man diese in Nanosekunden ausdrückt statt Zyklen, seit vielen Jahren im gleichen Bereich um 10ns rum, weil mit (fast) jeder DDRx-SDRAM Version der reale Takt wieder halbiert wird und somit der reale Takt auch immer ungefähr gleich bleibt. Die JEDEC-Specs entsprechen fast immer einer realen Frequenz der Chips von 200 MHz bis maximal 500 MHz.

@Jan @SV3N
darum ist nach meinem Verständnis der Titel des Artikels falsch, bzw. die 4000MHz beziehen sind auf den I/O-Takt von DDR5-8000. Wobei mir nicht ganz klar ist, was dieser I/O-Takt genau aussagt. Hingegen wären 8000 MT/s, 500 MHz Chip-Takt (klingt langweilig) oder 64 GB/s pro Channel die korrekten Angaben.

Edit: es gab ja schon einen passenden Artikel zu der Thematik... dann kann ich die 4000 MHz in der Überschrift noch weniger verstehen
https://www.computerbase.de/artikel...-speicher-latenzen.77142/#abschnitt_ddr5sdram

 

[Philste]

Was ist momentan bei DDR4 das krasseste? B Die mit 4000 CL14 oder? Da ist noch ein langer Weg zu gehen, auch wenn ich glaube dass diese Werte von DDR5 nicht mehr erreicht werden. Denke aber mal dass DDR5 10000+ trotz schlechterer Latenz besser sein wird, da ist der Bandbreitenunterschied irgendwann doch zu groß. Jetzt am Anfang wird man es wohl gegen hochgezüchteten DDR4 beim Gaming schwer haben. Wobei natürlich DDR4 4000 CL14 so teuer ist, dass das Argument Preisvorteil definitiv nicht zählt.

 

[ghecko]

Wobei mir nicht ganz klar ist, was dieser I/O-Takt genau aussagt.

Da kaue ich gerade auch drauf herum. Es steht ja folgendes:

Stattdessen wird ein Trick angewendet, um die externe Datentransferrate zu steigern, ohne die interne Geschwindigkeit erhöhen zu müssen. Bei dem sogenannten Prefetching werden pro Adressierung die Daten von mehreren Spaltenadressen ausgelesen und in einen Parallel-Seriell-Wandler (Schieberegister) geschrieben. Von diesem Puffer aus werden die Daten mit der höheren (externen) Taktrate ausgegeben. Dadurch erklären sich auch die mit synchronen DRAMs eingeführten Daten-Bursts und insbesondere ihre jeweilige minimale Burstlänge (sie entspricht gerade der Länge des als Parallel-Seriell-Wandlers eingesetzten Schieberegisters und damit dem Prefetch-Faktor)

Also für mich hört es sich so an, als würde der Speicher intern mit den genannten ~500Mhz arbeiten, der Datentransfer zwischen dem DRAM-Schieberegister und der CPU findet aber mit dem I/O Takt, also der Hälfte der effektiven Taktrate statt:

Die Datenbits werden bei der aufsteigenden und abfallenden Flanke des Taktsignals übertragen, statt nur bei der aufsteigenden wie beim konventionellen Single Data Rate Verfahren. Damit dabei nicht die Frequenz der Zugriffe auf die Speicherzellen verdoppelt werden muss, wird auf die so genannte 'Prefetch'-Technik zurückgegriffen: bei einem Zugriff werden aus dem Speicherfeld gleich zweimal so viele Daten geholt, wie mit einem Mal nach außen gegeben werden können. Die eine Hälfte der Daten wird mit der steigenden Taktflanke ausgegeben, während die andere Hälfte zwischengespeichert und erst mit der fallenden Flanke ausgegeben wird. Damit das zu einer Beschleunigung führt, muss die Anzahl zusammenhängend angeforderter Daten (='Burst-Length') immer gleich oder größer als die doppelte Busbreite sein.

 

[Ned Flanders]

Ja, das schon etwas schizophren @nordic_pegasus.

Die CPU Hersteller zaubern einen Hütchenspielertrick nach dem anderen aus dem Hut um die reale Latenz am Kern zu verringern, und die Entwicklung des RAM Standards zielt rein auf eine Erhöhung der Bandbreite ab. Wobei sich bei DDR5 ja auch sonst überdurchschnittlich viel tut.

= 2x32bit je Modul anstatt 1x64bit
= Quad Rank als Standard

Das wird effektiv schon auch was bringen

 

[Mente]

Hi ich finde es schon krass wenn ein XMP von 1,10volt Standard Spannung auf XMP 1,5Volt stellt das wird doch den RAM ganz schön aufheizen? Oder gibt es bei DDR5 etwas was bei DDR4 nicht war dazu?
lg

 

[Nerevar]

@ghecko
hier sind wir am Ende meines technischen Verständnisses angekommen ;-) Ich verstehe das Prefetch so, dass anstatt die Frequenz (Anzahl der Daten-Bursts pro Sekunde) zu erhöhen, werden mehrere Daten parallel übertragen. Gleichzeitig kommt noch der DDR-Trick (jeweils Daten am Anstieg und Abfall eines Bursts).

Damit bleibt nach meinem Verständnis der physikalische Takt gleich, der I/O-Takt drückt halt den effektiven Takt (vor DDR-Trick) aus.

@Ned Flanders
ist ähnlich wie bei SSDs. Statt die Latenz zu verbessern wird nur die Bandbreite erhöht. Darum spürt man im Alltag von einer PCIe4.0 NVMe SSD kaum einen Unterschied zu einem SATA Modell. Oder USB 3.2 Gen 2x2, wenn man nur eine Maus anschließen will...

Ob jetzt abseits von APU/iGPUs die Bandbreite eine aktuelle CPU wirklich limitiert und damit der Sprung auf DDR5 irgendeinen spürbaren Vorteil bringt, sei mal dahin gestellt. Ich sehe das eher wie PCIe 5.0 bei Grafikkarten. Aktuell wird nicht einmal PCIe 4.0 x16 ausgereizt, da kommt schon der Nachfolger.

werden eigentlich bei DDR5 weiterhin 4 Speicher-Slots der Standard sein oder muss aufgrund der Komplexität auf 2 Slots runter?

@Mente
ich meine gelesen zu haben, dass bei DDR5 eine aktive Kühlung (zumindest ein Luftstrom über den Modulen) erforderlich sein wird.

 

[S.Kara]

Wie war das noch gleich mit den Latenzen und dem Takt? Kann man das irgendwie mit DDR4 Speicher z.B. 3600 CL14 vergleichen?

3600 CL14 = 7,78 ns
8000 CL50 = 12,5 ns

3600 CL14 hat aber auch kaum jemand. Die meisten werden in der Gegend von CL16 (8,89 ns), eher noch weiter darunter liegen. Man kann die Werte von DDR4 und DDR5 nicht 1:1 vergleichen.

Zugriffszeit sind aber auch nicht alles.

 

[Ned Flanders]

werden eigentlich bei DDR5 weiterhin 4 Speicher-Slots der Standard sein oder muss aufgrund der Komplexität auf 2 Slots runter?

Bleibt bei 4 Slots aber eben dann bei Vollbelegung mit 4x32Bit.

Deswegen zeigt der CPUz Screenshot auch schon bei einem Modul DualChannel an. Konsequent zeigt CPUz dann wohl bei 2 Modulen QuadChannel an, was natürlich nur die halbe Wahrheit ist.

Das verbessert zumindest die granularität, aber letztlich natürlich auch wieder den overhead. Trotzdem bin ich Mal gespannt. Gegenüber DDR2 2 DDR3 2 DDR4 tut sich diesmal vergleichsweise viel.

Abgefahren sind die Spannungen in dem Screenshot. Das direkt mal bis 1.5V im XMP Profil stehen hätte ich jedenfalls nicht erwartet.

 

[deineMudda]

Wie DDR5 Arbeitsspeicher funktioniert:

Die Frequenz des Bussystems (der Schnittstelle von Arbeitsspeichermodul zum Controller in der CPU) des Arbeitsspeichers DDR5 8000 beträgt nur 4000 MHz, weil es sich bei der Angabe um die effektive Frequenz handelt. DDR = Double Data Rate (doppelte Datenrate) bedeutet, dass pro Takt statt der sonst üblichen einen Information zwei Informationen übertragen werden. Daher genügen 4000 MHz (realer) Takt um genausoviele Daten wie bei 8000 MHz SDR (Single Data Rate) zu übertragen. Es können bis zu 16 Speicherbereiche gleichzeitig angesprochen werden. Diese 16 Speicherbereiche arbeiten mit einem sechzentel der Frequenz des Buses (8000 MHz effektive Busfrequenz / 16 = 500 MHz Speicherfrequenz). Die Ergebnisse der 16 Speicherbereiche werden zunächst in ein Schieberegister geschrieben. Dort hat man nun 16 * 64 Bit an Informationen. Diese müssen nun über den 64 Bit breiten Datenbus zum Controller in der CPU übertragen werden. Damit der Bus nicht zum Flaschenhals wird, muss die Frequenz um den Faktor 16 größer sein, als die Frequenz des Speichers. Das Schieberegister empfängt die Daten der 16 Speicherbereiche nur mit 500 MHz, sendet diese aber mit der 16-fachen Geschwindigtkeit (8000 Mhz) weiter zum Controller in der CPU.

 

[kamanu]

Es können bis zu 16 Speicherbereiche gleichzeitig angesprochen werden. Diese 16 Speicherbereiche arbeiten mit einem sechzentel der Frequenz des Buses (4000 MHz Busfrequenz / 16 = 500 MHz Speicherfrequenz).

Effektiv ist das Werben mit 8000Mhz also ungefähr so, als würde Intel bei einer 8 Kern CPU mit 5Ghz AllCore Turbo mit einer 40Ghz CPU werben?

 

[ghecko]

@nordic_pegasus Ich hab mal versucht zu visualisieren, wie ich mir das vorstelle:

 

[deineMudda]

Effektiv ist das Werben mit 8000Mhz also ungefähr so, als würde Intel bei einer 8 Kern CPU mit 5Ghz AllCore Turbo mit einer 40Ghz CPU werben?

Richtig

 

[Nerevar]

@ghecko
ich hatte doch noch irgendeinen Artikel dazu von Sven im Hinterkopf....
https://www.computerbase.de/artikel/arbeitsspeicher/ddr5-ddr4-ddr3-ddr2-ddr-speicher-latenzen.77142/

 

[RAZORLIGHT]

Ui da geht es ja mal vorwärts

Habe irgendwie das dumme Gefühl, AMD muss sich nach Alder Lake wieder warm anziehen.

Ist ja nicht verkehrt, damit die Preise sinken. Solange es keine Preisabsprachen gibt.

Ich werde mit DDR5 noch etwas warten, bis der Speicher bei höheren Taktraten + Timings günstiger wird.

 

[Schnitzel128]

Zum Start von Intel Core i-12000, der jüngsten Gerüchten zufolge am 4. November erfolgen soll und kurz darauf werden voraussichtlich DDR5-4800, -5600 und -6400 zur Verfügung stehen. Ob auch DDR4-8000 respektive -8400 und mehr bereits zeitnah realisiert werden, kann heute noch nicht gesagt werden.

@SV3N kleiner Schreibfehler hier? Müsste das nicht "Ob auch DDR5-8000..." heißen?


Bin jedenfalls gespannt. Die ersten Module werden denke ich nicht gerade den unterschied bringen von der Performance.

 

[SVΞN]

Ferner bitte ich zu beachten, dass DDR5-8000 Speicher nicht mit 8GHz oder 4GHz arbeitet. DDR5 hat ein Prefetch von x16. Der reale Takt der Speicherchips liegt 500 MHz, der Rest sind Tricks zur Steigerung der effektiven Bandbreite. Darum bitte bei 8000 MT/s bleiben oder die Bandbreite in Gbit/s angeben.

Das haben wir bereits im verlinkten Bericht getan:

https://www.computerbase.de/artikel...-speicher-latenzen.77142/#abschnitt_ddr5sdram

Liebe Grüße Sven

Ergänzung (2. Oktober 2021)

Hütchenspielertricks hin oder her, auch die Systemtools wie AIDA weisen DDR5-8000 mit einer DRAM-Frequenz von 4.000 MHz aus.

Von DDR5 mit 500 MHz zu sprechen wäre abseits der Tabellen und Specs ein wenig merkwürdig.

Das Publikum hier ist entsprechend informiert und für den Otto-Normalanwender ist der reale Speichertakt weniger interessant.

In Grundlagenartikeln wie dem verlinkten gehen wir ja darauf ein.

 

[PS828]

Ich denke die Zuwächse von alder Lake im SC (und wohl auch im MC) kommen zusätzlich auch mit durch den RAM Zustande. Da hat man mit DDR5 wirklich einen Vorteil bis AMD nachsetzt. Ich denke Mal das wird ganz gut

Aber Rechnet mit extrem teuren Mainboards für consumerplattform. Da muss es bei den wenigsten ein Z Board sein schätze ich.

Ungeachtet davon ist 8000 MT/s bei CL50 schon sehr gut. Mal sehen wo das ganze noch hingeht sobald DDR5 allumfassend eingesetzt wird.

 

[DoSBos_74]

Die CPU Hersteller zaubern einen Hütchenspielertrick nach dem anderen aus dem Hut um die reale Latenz am Kern zu verringern, und die Entwicklung des RAM Standards zielt rein auf eine Erhöhung der Bandbreite ab.

Die CPU Hersteller ziehen sich auch alle möglichen Hütchenspieler Tricks aus dem Hut um die CPU zunehmend unabhängiger von der RAM Latenz zu machen. Da verschiebt sich das Bottleneck durch größere Caches, bessere Algorithmik und größere oOo Bereiche auf die Bandbreite.

Bei der Intercore Latenz ist dies stand jetzt nicht sinnvoll möglich.

 

[Blumentopf1989]

Wir reden hier alle über die graue Theorie, ich bin gespannt wie das ganze dann in der Realität abschneidet, denn nur das ist am Ende wirklich entscheidend.
Die Entwicklung scheint mir diesmal aber schon recht stark zu sein, später wird man gewiss die Latenz auch nochmal gedrückt bekommen. Bei DDR4 gab es ja auch nicht von Anfang an CL14 3600 Mhz?!

 

[PS828]

Also Anwendungen welche Durchsatz benötigen werden mit alder Lake im Vergleich zu den DDR4 Plattformen komplett durch die Decke gehen. Das Steht jetzt schon fest. Bei Latenzabhängigen Dingen wie gaming wird man schauen müssen.

Fakt ist ein Großteil der Anwendungen reagiert besser auf Durchsatz als auf Latenz (im HEDT/ Workstationbereich zumindest in meiner Erfahrung) so dass ich wirklich gespannt bin wenn DDR5 endlich auf HEDT und Server losgelassen wird. Genoa und sapphire rappids werden einschlagen, am "normalen" Desktop weiß ich noch nicht ob sich so viel ändert. Beim konvertieren und (de)komprimieren vielleicht, das macht jeder mal.