News DDR5: JEDEC verabschiedet finale Spezifikationen

[.Sentinel.]

Warum werden jedesmal bei neuem Arbeitsspeicher die Latenzen höher? Bei DDR3 war für die meisten noch CL9 Standard, jetzt bei DDR4 sind es CL16.
Nach dem Motto "Verdoppelung der Bandbreite, Verdoppelung der Latenz" oder wie?

Fast... Die Latenz hängt ja auch in Relation an den Taktzyklen und wird mit steigendem Takt "virtuell" wieder niedriger.
Aber im Großen und Ganzen tritt man mit der Latenz seit ewigen Zeiten dadurch fast auf der Stelle.
Man versucht das zwar durch immer größere Caches zu kaschieren, aber dennoch geraten Multicore- Systeme inzwischen in einigen Szenarien immer öfter an den Punkt, wo sie Wartezyklen einschieben, weil auf Daten gewartet werden muss.

Siehe auch:
https://en.wikipedia.org/wiki/Random-access_memory#Memory_wall

 

[Banned]

Ich versteh das mit dem On-Die-ECC noch nicht ganz, glaube ich. Könnte mir da jemand helfen?

ECC wird also nicht mehr von der Hardware, sondern vom RAM bzw. Die selbstständig ausgeführt?

Jeder DDR5-RAM wendet also ECC an?

Kann der Chipsatz-Hersteller es also nicht mehr unterbinden durch den Chipsatz?

 

[MGFirewater]

Ich will auch Ende des Jahres ein neues System bauen um denn 6700k in Rente zu schicken. Da kommt man ja erst mal kurz ins Zweifeln ob man nicht wartet aber wenn erst Ende 2021 Consumerprodukte kommen und dann wahrscheinlich nur sehr teuer mit geringer Leistungssteigerung im Vergleich zu guten DDR4 Chips (wie damals zum Launch von DDR4), dann kann man wohl getrost auch dieses Jahr noch ein System bauen. Ggf dann halt mit B550 anstatt X570

genauso siehts aus, ryzen4000 mit b550, 16% märchensteuer & blackfriday rabatt schicken meinen 6500k auch in rente bzw. zum resell

 

[Tomi_92]

Unglaublich wie lange wir schon bei DDR4 hängen.

Mein nächstes System wird auf jeden Fall mit DDR5 werden. Ob AMD oder Intel muss sich noch zeigen, aber bis dahin muss der 9900K definitiv ausharren.

Geht mir genauso, auch wenn ich wohl noch ein Jahr nach Veröffentlichungen warten werde bis OC Module besser unterstützt werden.

 

[Simanova]

Es gab nie einen besseren Zeitpunkt DDR4 zu kaufen.

 

[Beitrag]

Zukünftig werden die DIMMs flexibler als bisher über zwei Speicherkanäle mit jeweils 32 Bit angesprochen, weshalb bei DDR5 von einem 64 Bit breiten Speicherbus die Rede ist.

Das heißt, man hat dann auch mit einem Modul schon Dual Channel?
Das ist nett. Und dürfte insbesondere in Laptops von Vorteil sein, wo die OEMs gerne mal nur einen Riegel verbauen.
Das neue Refresh-Schema ist auch interessant. Damit sehen wir vllt. tatsächlich auch bei der Latenz mal wieder Verbesserungen und nicht nur beim Durchsatz.

Na ja, ich werd aber vmtl. keiner der ersten mit DDR5-System sein: Wenn Zen 3 nicht enttäuscht, wird da aufgerüstet und dann wird's dauern, bis sich was Neues geholt wird, wäre schließlich wieder ein Rundum-Upgrade mit CPU, MB und RAM nötig.

 

[bellencb]

Denn 3.200 MT/s respektive 6.400 MT/s resultieren in 16,8 GB/s respektive 37,2 GB/s Bandbreite. Somit steigt die Bandbreite im Faktor 2,2x.

Der Fehler liegt darin, daß sich MT/s offenbar nicht 1:1 in GB/s Bandbreite umrechnen lassen.
Die Zahl der MT/s hat sich exakt verdoppelt, die Bandbreite in GB/s ist jedoch stärker um etwa ~10% auf das ~2,2-fache angestiegen.
Also muß der Transfer bei DDR5 effizienter als bei DDR4 sein.
Da fehlt mir eine Berechnungsmöglichkeit und die Vorstellung, warum das so sein soll.

Micron hatte bereits eine ähnliche Darstellung (CB-Meldung) veröffentlicht, ohne das klar wird, warum die Übertragung bei DDR5 deutlich effizienter wird.

 

[Siri]

Krass wie groß da der Sprung ist und ich dümpel immernoch mit DDR3 rum

 

[Discovery_1]

DDR-5 wird bestimmt schweine teuer sein. Und für den Normal-Otto sollte DDR-4 noch lange ausreichen.

 

[octacore]

Das ist eine sehr kurzsichtige Betrachtung der dutzenden Timings und Latenzen.

DDR4 hatte mit dem 8 Gbit Samsung B-Die einen totalen Ausreißer. Einen IC ohne tRCD-Schwäche, mit extrem niedriger tRFC und generell durch die Bank weg den schärfsten Sub-Timings gab es mit DDR3 so nicht.

Micron NMH-E waren vor 10 Jahren schon Monster, es kam nur danach nur mehr Gelumpe nach bei DDR3 das war das Problem.

 

[latiose88]

Also mir ist lieber anstatt den so hohen Ram Takt lieber einen sehr niedrige Timings.ALso so am besten unter 10 wäre mir lieber.Aber das scheint wohl technisch leider nicht möglich zu sein.Denn selbst bei ddr4 war das ja leider nicht möglich gewesen,selbst wen man 2133 beim quadchannel eingestellt hatte,ging es bei mir leider nicht.Wollte halt alles rausholen was möglich ist.Leider ging da halt nicht mehr.Meine Software Profitiert wohl nicht von so krasser Bandbreite.Schade das es langfrsitig für mich keine alternative gibt.Würde auch zugerne von der hohen geschwindigkeit profitieren.Wie hoch kann man bei ddr5 mit dual channel und quadchannel denn erwarten?

 

[Bulletchief]

fixed

Danke.
Nehm ich auch 🙂👍🏻

 

[Lord B.]

Werde den Devil dann wohl auch erst zum Start von DDR5 ersetzen, so lange tuts der noch, wenn dann im Laufe der Zeit schnellerer RAM mit besseren Timings etc. kommt, lässt sich dieser ja problemlos tauschen, hatte ich seinerzeit bei DDR3 auch so gemacht.

Somit hätte ich es tatsächlich geschafft (nicht das ich das wollte, aber hat sich halt so ergeben) mit dem Spiele Rechner komplett auf DDR4 zu verzichten.

 

[nVidiaGTXuser]

Krass wie groß da der Sprung ist und ich dümpel immernoch mit DDR3 rum

Kenn ich noch wen

Hab das gleiche vor @Lord B. - wobei es schon noch sein kann, dass mir ein Ryzen 4000 Rechner "ausversehen" in den Warenkorb springt

 

[Laphonso]

Also mir ist lieber anstatt den so hohen Ram Takt lieber einen sehr niedrige Timings. ALso so am besten unter 10 wäre mir lieber

Gedankenfehler
Zur Klarstellung:
https://de.wikipedia.org/wiki/Column_Address_Strobe_Latency
https://en.wikipedia.org/wiki/CAS_latency


DDR3 1600MHz CL9 zu DRR4 3200MHz CL16 war eine Verringerung der Speicherlatenz, trotzdem das ja erstmal so aussieht als wäre 9 "besser" als 16, richtig? Also niedrigeres Timing vorher bei DDR3 , aber dennoch weniger MT im direkten Vergleich.

Daher: DDR5 mit 6400MHz bereits unter CL32 wäre im Vgl. zum DDR4 3200 CL16 ebenso eine Verbesserung und ebenso zu DDR 1600MHz CL 9.

Edit: Es muss also dafür nichts "unter 10" sein in den Timings für den Kontext der Speicherlatenz und den MT=Megatransfers, weil das nur der eine Parameter ist.

Edit2: Weiter unten noch meine Ergänzung: Wir sind ohnehin seit 10+ Jahren am unteren physikalischen Limit der Speicherlatenz. Da ändert sich nichts mehr aus der Kombination an Takt und Timings für die Datenzugriffe.
"Nur" die Menge wird erhöht im Durchsatz über alles.

 

[Tanzmusikus]

Die Latenz hängt ja auch in Relation an den Taktzyklen und wird mit steigendem Takt "virtuell" wieder niedriger.
Aber im Großen und Ganzen tritt man mit der Latenz seit ewigen Zeiten dadurch fast auf der Stelle.

Die Latenzen haben sich weder wesentlich verbessert noch verschlechtert.
Im Großen und Ganzen bleiben sie, wohl wegen der Physik, gleich.

Allerdings wird die Bandbreite der Streuung durch die höheren Frequenzen immer feiner.

Was sich steigert mit jeder neuen RAM-Generation ist die mögliche Datendurchsatzrate.
Das liegt wiedrum an den höheren Frequenzen bzw. Prefetches.

Als Kunde brauchst Du halt nur auf die Relation von Frequenz & Latenz zu achten.
Dann kannst Du entscheiden, ob sich der Kauf eines bestimmten RAM-Moduls für Dich lohnt oder nicht.

Hier nochmals eine kleine Vergleichstabelle:

DDR-400 CL2
DDR2-800 CL4
DDR3-1600 CL8
DDR4-3200 CL16
DDR5-6400 CL32
Alle haben eine CAS Latency (CL) von 10 ns.

Natürlich varrieren die dahintersteckenden Techniken minimal, aber das grobe Schema sollte sichtbar sein.
Auch die Subtimings haben natürlich ihre Auswirkungen. Das sollte man nicht vergessen.

 

[Laphonso]

Liege ich hier falsch, oder wird auch DDR5 die physikalische GRenze des Nth word = [(2 × CAS latency) + (N − 1)] × Transfer time nicht unter 7 ns drücken/erreichen?

Wir sind also ohnehin am Limit der Latenz, bereits seit DDR3 Zeiten, es geht jetzt "nur" noch um eine Verbesserung der Datenmenge im Durchsatz. Das ist doch die Botschaft, richtig?

Der nächste Schritt in der Architektur ist doch das Wesentliche, aus dem Anandtech Artikel:
"In short, voltage regulation is being moved from the motherboard to the individual DIMM, leaving DIMMs responsible for their own voltage regulation needs. This means that DIMMs will now include an integrated voltage regulator, and this goes for everything from UDIMMs to LRDIMMs."

 

[.Sentinel.]

Die Latenzen haben sich weder wesentlich verbessert noch verschlechtert.
Im Großen und Ganzen bleiben sie, wohl wegen der Physik, gleich.

Genau das wollte ich mit meinem Eiertanz (dass es einigermaßen verständlich bleibt) damit ausdrücken.

Natürlich varrieren die dahintersteckenden Techniken minimal, aber das grobe Schema sollte sichtbar sein.
Auch die Subtimings haben natürlich ihre Auswirkungen. Das sollte man nicht vergessen.

Genau

👍

Ergänzung (15. Juli 2020)

Der nächste Schritt in der Architektur ist doch das Wesentliche, aus dem Anandtech Artikel:...

Die Frage ist, ob da ganze positiv oder negativ zu bewerten ist, es kann nämlich dadurch sein, dass man dem allerseits beliebten Overclocking in gewisser Art und Weise einen Riegel vorschiebt.

 

[hurcos]

Alles auf der Ramdisk 😍

 

[PS828]

@Banned klingt als haben zukünftig sämtliche DIMMs EEC.
RDIMM und LRDIMM gibt's aber weiterhin für die großen Kapazitäten