News Intel Ice Lake: Neue CPU-Architektur mit verdoppeltem L2-Cache

[v_ossi]

[...]Ich würde vorschlagen, HBM2 als RAM, direkt auf die CPU zu setzen. Gleich 16GB. Dann hätten wir einen Boost ohne Ende. Aber nur den Cache größer machen, das Ram aber weitehin im Schneckentempo belassen? Bringt nix.

Ähnliche Gedanken hatten glaube ich Einige, als HBM inkl. all seiner Vorteile vorgestellt wurde, aber daraus wird glaube ich nichts.

Bei Kaby Lake G hatte ich ja ein klein wenig Hoffnung auf eine derartige Lösung, aber was daraus geworden ist, wissen wir ja jetzt. Das wird wohl ein einmaliges Experiment bleiben, auch weil eine separate Maske dafür wohl unverhältnismäßig teuer wäre.

Als Laie hättet ich von Intel ja gerne ein (hochtaktendes) 6 Core CPU Design (wie die mobilen 8750H oder 8850H) ohne IGPU und dafür mit 8GB HBM für CPU und die kleine Vega auf einem EMIB gesehen.

Allerdings habe ich keine Ahnung, oh das technisch sinnvoll wäre.


Zu Ice Lake und allen anderen neuen Architekturen beider Hersteller: Erst mal warten, bis die CPUs am Markt sind und dann gucken, was die Tests sagen.

 

[Simon]

Schade, immer noch kein 4-way SMT bei Ice Lake? :_(

Naja, vielleicht ja für die Server-Varianten.

Mich begeistert das gar nicht: Weder dass eine Verdopplung des L2-Cache als neue Architektur verkauft wird noch dass es letztlich ein weiterer Aufwasch der Core-Architektur aus dem Jahr 2006 (!) ist.

Natürlich, es kamen diverse Befehlssatz-Erweiterungen mit dazu, Pfade innerhalb der CPU wurden verbreitert, Cachegrößen erhöht. Aber grundsätzlich neue Architektur? Fehlanzeige. Das einzige waren die Prozessgrößensprünge, die viel geholfen haben.

Genau genommen basieren die aktuellen CPUs auf dem Pentium Pro Design von 1995.

Die letzte wirklich größere Anpassung (Ringbus, IGP auf CPU, AVX) gab es mit Sandy Bridge. Merom war eher ein stark aufgebohrter Pentium M (der wiederum dem Pentium III ähnelte). Nehalem hat ja wenigstens den integrierten Speichercontroller bekommen.

 

[borizb]

Skylake-SP wies gegenüber den klassischen Skylake gleich die vierfache Menge an L2-Cache auf. Dieser war an den bereits bestehenden L2-Cache angeflanscht und letztlich auf 1 MByte vergrößert worden. Doch dies war eher eine Bastellösung denn ein sauberes CPU-Design von Grund auf neu, bei Ice Lake wird sich dies ändern.

Das muss ja nicht zwingend was Schlechtes sein, eine Bastellösung, nur weniger
elegant. Man erinnere sich an dieser Stelle an den Q6600, der auch nur 2 Dualcores
in einem Package war und trotzdem die nativen Phenoms kaputt gemacht hat.

 

[Faust2011]

Interessant, was Du über den Ice Lake alles weisst...

Ich bezog mich einfach auf das, was im Artikel genannt wurde, weshalb ich auch einen enstprechenden Artikel-Quote zu Beginn meines Postings drin hatte.

Dass man das missverstehen kann, war mir nicht bewusst. Sollte ja jetzt passen

 

[Luke S. Walker]

Wird das dann auch wieder miz so tollen Features wie Spectre+Meltdown ausgeliefert?

 

[Hotstepper]

elegant. Man erinnere sich an dieser Stelle an den Q6600, der auch nur 2 Dualcores in einem Package war und trotzdem die nativen Phenoms kaputt gemacht hat.

Der Q6600 war ne gute CPU, aber warum der die Phenoms kaputt gemacht hat erschliest sich mir nicht.

Meinst du die Phenom I oder die Phenom II?

 

[.Sentinel.]

Wird das dann auch wieder miz so tollen Features wie Spectre+Meltdown ausgeliefert?

Mit an Sicherheit grenzender Wahrscheinlichkeit natürlich nicht...

 

[Banned]

Wird das dann auch wieder miz so tollen Features wie Spectre+Meltdown ausgeliefert?

Was für eine Frage...

Es ist doch eine "neue" Architektur. Da wird man ganz sicher auf Meltdown und Spectre verzichten.
Viel mehr heißt das dann aber in meinen Augen auch, dass bis dahin kein Hardware-Fix erfolgen wird.

Wobei Fehler bzw. Lücken jedoch bei jeder Architektur vorkommen und in gewissem Maße auch immer vorhanden sind.

 

[Hill Ridge]

Wird das dann auch wieder miz so tollen Features wie Spectre+Meltdown ausgeliefert?

Davon würde ich mal ausgehen!

Aus Unwissen: wie sehen denn bei HBM die Latenzen aus?

Vollkommen ungeeignet dafür, die breite Anbindung von HBM bringt einer CPU nichts.

 

[schnälli]

Damit eine CPU irgendwas rechnen kann braucht sie Daten zum einlesen und ausgeben.

Nicht nur Daten, sondern auch Befehle. Auch die Befehle, welche benötigt werden und nicht im Register der CPU stehen, werden in den Chache geladen. Teile für Befehle und Daten sind meist nochmal getrennt.
Der L3-Cache wird übrigens vorwiegend dazu genutzt um die Datenkonsistenz zwischen den CPUs herzustellen.

 

[EcOnOmiC]

Bin gespannt bei welchen Ice Lake PCIe 4 raus kommt. Müsste ja dann ab Ende 2019 für die i 5, 7, 9 Modelle bei allen dabei sein, wenn es wieder wie bei Ivy Bridge laufen sollte ( ab i5, i7 )

 

[borizb]

Der Q6600 war ne gute CPU, aber warum der die Phenoms kaputt gemacht hat erschliest sich mir nicht.

Meinst du die Phenom I oder die Phenom II?

Schau mal hier aufs Gesamtrating, wenn sich dir das so ohne Weiteres nicht erschließt:

Intels langsamster Quadcore schlägt AMDs schnellsten.
Ich will nicht mal damit anfangen, wie die Leistungsdifferenz aussah, nachdem man den
Q6600 und z.B. Phenom 9850 übertaktet hat, da gibt es fast 25% Leistungsplus für den Q6600.

 

[Sinnfrei]

Mit 1.7 GHz ist kein Blumentopf zu gewinnen, und das scheint das größte Problem vom 10nm Prozess aktuell zu sein, neben den Yields. Niedrige Frequenz und hoher Verbrauch.

 

[andi_sco]

...
Vollkommen ungeeignet dafür, die breite Anbindung von HBM bringt einer CPU nichts.

Würde es nicht mehr bringen, bei integrierter Vega einen kleinen 1-2GB HBM RAM vorzuhalten, für Berechnungen, die auf der GPU schneller, als auf der CPU laufen?

 

[Herdware]

Natürlich, es kamen diverse Befehlssatz-Erweiterungen mit dazu, Pfade innerhalb der CPU wurden verbreitert, Cachegrößen erhöht. Aber grundsätzlich neue Architektur? Fehlanzeige.

So gesehen war aber auch Core keine neue Architektur. Core war nur ein Aufguss der Pentium M, die wiederum im Prinzip auf Stromsparen getrimmte Pentium 3 mit großem Cache waren usw.

Es kommt doch wirklich nur noch sehr selten vor, dass mal was richtig grundlegendes an einer CPU-Architektur geändert wird. (Und in der Hälfte der Fälle geht das auch noch nach hinten los.)
Meist werden nur einzelne Features hinzugefügt (Befehlserweiterungen, 64 Bit usw.) und es wird immer mehr vom Chipsatz in die CPU integriert (Speicher- und PCIe-Controller usw.). Der Rest ist nur "breiter" (mehr Transistoren) und "schneller" (höherer Takt).

 

[Hotstepper]

Schau mal hier aufs Gesamtrating

Ja, 6% langsamer war der 9850 er als der Q6600 bei Benutzung von Software von 2008 und bei heutiger Software die besser auf Mehrkern Szenarios ausgelegt ist, ist er grob 15% schneller.

Ich fragte ja auch nur, wie du auf "kaputt gemacht" kamst. Welten sind das ja nicht gerade. Ist aber eh off topic.

 

[Ralf555]

Der L2 Cache hat eine Größe erreicht, wo es egal ist, ob er 25% größer wird. Denn die Leistung wird dadurch nicht 25% mehr. Früher hat eine Verdopplung des Cache wirklich viel gebracht. Das war zu Pentium1 Zeiten so. Aber heute? Der größte Flaschenhals ist immer noch das RAM. Das ist im Verhältnis zum L3 Cache sehr viel langsamer. Ich würde vorschlagen, HBM2 als RAM, direkt auf die CPU zu setzen. Gleich 16GB. Dann hätten wir einen Boost ohne Ende. Aber nur den Cache größer machen, das Ram aber weitehin im Schneckentempo belassen? Bringt nix.

Das muss doch keine 25% bringen. Selbst wenn das nur 5% bringt, wäre das schon hervorragend. Ein Sinn muss es schon haben, sonst würde Intel den nicht vergrößern. Beim Ringbus bleibt es ja auch.

Ergänzung (30. Juli 2018)

Mit 1.7 GHz ist kein Blumentopf zu gewinnen, und das scheint das größte Problem vom 10nm Prozess aktuell zu sein, neben den Yields. Niedrige Frequenz und hoher Verbrauch.

Das sind frühe 0000 Samples, da lassen sich keine Rückschlüsse auf die Taktfequenz ziehen, das Teil hat nichtmal einen richtigen Turbo. Zumal der Basistakt heutzutage bei den ULV Modellen nichts aussagt, die boosten nämlich über 4 Ghz. Im Endeffekt limitiert nur der Verbrauch bzw. die Effizienz.

 

[demonicron]

Intels langsamster Quadcore schlägt AMDs schnellsten.

Langsamster Vierkerner?
Unterschlagen wir jetzt den Q6400?

Traurig, das so hinlänglich bekannte lausige AMD Basher, wie du ganz offensichtlich einer bist, hier so frei rumlaufen dürfen

 

[.Sentinel.]

Das muss doch keine 25% bringen. Selbst wenn das nur 5% bringt, wäre das schon hervorragend. Ein Sinn muss es schon haben, sonst würde Intel den nicht vergrößern. Beim Ringbus bleibt es ja auch.

Ich denke, dass Du da mit Deiner Einschätzung schon ganz richtig liegst. 5% und ein par zerquetschte dürfte es die IPC schon verbessern.

 

[zonediver]

Start frühestens Ende 2019 ??? Und warum schreibt man dann "jetzt" darüber? Das sind noch eineinhalb bis zwei Jahre!