TechFA
Lieutenant
- Registriert
- Okt. 2018
- Beiträge
- 734
Nein. Pardon, aber da verkennst Du vollkommen die Sachlage. Nicht DUV hat Intel gerettet, sondern lediglich deutlich höherer Takt, und das war's eigentlich immer. Ob DUVL oder EUVL ist da vollkommen irrelevant, weil es hatte nie wirklich etwas mit den Techniken der Belichtung der Prozesse an und für sich etwas zu tun.GR Supra schrieb:Man kann das auch so sehen, dass die DUV viel besser ist als das manche Laien glaubten.
Der ältere Prozess hat mit nicht ganz so kleinen Strukturen ordentlich geliefert, dass auch wirtschaftlich. Erkauft über hohe Leistungsaufnahme.
Prozess-Techniken und deren Verbesserungen erlauben erstmal höhere Dichte und damit meist mehr Kerne.
Was Intel seit Jahren immer wieder rettete, war schlicht ihre brutale Fixierung auf hohe Frequenzen.
Intel hat selbst bei ihren hochgelobten 14nm zuletzt stark die Dichte verringert, um am Takt zu schrauben.
Während nämlich das Original Ur-14nm ursprünglich eine Dichte von 44,67 MTr/mm² (14nm/14nm+) aufwies, wurde diese auf nur 37,22 MTr/mm² (für 14nm++) abgesenkt, um höhere Frequenzen und deutlich höhere Taktfrequenzen zu erreichen, was allerdings folgerichtig stark auf Kosten eines deutlich höheren Stromverbrauchs ging.
Wer hätte das gedacht?!
Der hohe Takt ihrer Prozessoren von jenseits 5 GHz und zuletzt selbst +6 GHz war es, der dazu führte, daß die Prozessoren @zeedy's „massive Hochfrequenz Hochfrequenz-Kerne“ hatten, auf dem Papier die schnellsten waren und ab und an die längsten Balken hatten …
Takt ist bloß IPS, also Instruktionen pro Sekunde (Intructions per second). Hoher Takt entspricht viel IPS.
Die eigentliche "Leistung" einer Architektur aber ist IPC (Instructions per cycle), welche die tatsächliche Rechenleistung an verarbeiteten Instruktionen darstellt – Je schneller diese abgearbeitet werden, desto leistungsfähiger ist die Architektur. Erreicht wird das entweder durch architektonische Feinjustierung (höhere IPC) oder der Holzhammer-Methode (durch höheren Takt, ergo IPS).
Das ist auch der Grund, weswegen Intel's Core-Architektur nur von Sandy Bridge über Ivy Bridge bis Haswell überhaupt irgendwelche nennenswerten IPC-Steigerungen erfuhr – Skylake war über etliche Generationen und Jahre hinweg lediglich 1-3% IPC (aka im Bereich Messintoleranz, was sogar meist bloß über größere Caches kam) und hatte ansonsten weitestgehend unveränderte IPC bei selbem normierten Takt (3/4 GHz).
Die einzigen Leistungssteigerungen kamen lediglich über signifikant höhere Maximal-Taktraten und damit schierem Durchsatz (IPS), (bei deutlich höheren Stromverbräuchen) und gleichzeitig geringere Basis-Taktraten (um im TDP-Fenster zu bleiben), statt tatsächlicher Effizienz bei der Berechnung (als IPC).
Edit: AMD hatte beispielsweise seinerzeit bei Zen einen IPC-Sprung von geradezu sagenhaften bis utopischen +40% IPC (nicht Performance) prognostiziert. +40% ΔIPC waren also das erklärte Ziel, und AMD hat damit damals sogar noch deutlich zu tief gestapelt. Weil erreicht haben sie tatsächlich +52%.
Aber es kam reell gar noch viel besser: Viele Redakteure hatten gar nicht das Kleingedruckte gelesen und bezogen diese +52% ΔIPC-Steigerungen natürlich auf Zen's Vorgänger Excavator. So hatte AMD das aber gar nie kommuniziert, weil die +52 ΔIPC bezogen sich lediglich auf Piledriver.
Es waren tatsächlich nicht +52% sondern gar +64% ΔIPC zu Escavator!
Zuletzt bearbeitet: