News AMD Raven Ridge: 7-nm-Refresh der APU in diesem Jahr möglich
- Ersteller Volker
- Erstellt am
- Zur News: AMD Raven Ridge: 7-nm-Refresh der APU in diesem Jahr möglich
Ozmog
Rear Admiral
- Registriert
- März 2015
- Beiträge
- 5.564
Der HDMI kommt vom Raven Ridge und der liefert 2.0, das Board ist da praktisch egal.AleksZ86 schrieb:
smalM schrieb:
Und das soll reichen für die Kommunikation untereinander? Ja, Daten werden da abgelegt und können dann vom anderen Kern aufgegriffen werden. Aber die Kerne müssen trotzdem noch untereinander Kommunizieren, oder sehe ich das falsch?
Was passiert, wenn mehr Kerne auf den gleichen L3 zugreifen?
Gaugaumera
Lt. Commander
- Registriert
- Okt. 2016
- Beiträge
- 1.725
smalM schrieb:
Soweit ich das mitbekommen habe kann jeder Kern im CCX direkt mit jedem anderen kommunizieren. Das heißt 15 direkte Verbindungen
Die Verbindungen an den Cache kommt da doch noch zusätzlich mit dazu.
So hab ich es zumindest verstanden
Hill Ridge
Banned
- Registriert
- Mai 2018
- Beiträge
- 1.142
Da liegst du aber vollkommen daneben.D708 schrieb:
Gerade bei den Profikarten muß AMD liefern können!
rg88
Fleet Admiral
- Registriert
- Feb. 2015
- Beiträge
- 35.088
Schlechte Ausbeute -> hohe Kosten. Das rentiert sich also nur bei einem hohen Preis mit guten Margen. Ein Brot-und-Butter-Modell wäre hier viel zu großes Verlustgeschäft. Also ist die Konsequenz nur logisch.Hill Ridge schrieb:
Das bedeutet ja auch nicht, dass man nicht liefern kann. Aber wenn man bei einem guten Prozess 200 Dice rauschneidet und bei einem neuen mit schlechten Yields nur 50, dann sind die Herstellungskosten nunmal 4fach so hoch. (alle Zahlen frei erfunden, ich habe keinen Einblick in die echten Zahlen, aber das Beispiel soll ja nur die Logik begründen)
Hill Ridge
Banned
- Registriert
- Mai 2018
- Beiträge
- 1.142
Das ist reiner Unsinn!Taxxor schrieb:
Gerade bei Profikarten muß AMD gleich mal tausende auf einen Schlag liefern können!
Informier dich doch bitte mal, bevor du mich immer wieder über Dinge belehrst, von denen du nicht so viel Ahnung hast...
rg88
Fleet Admiral
- Registriert
- Feb. 2015
- Beiträge
- 35.088
und inwiefern widerspricht sich das bitte? Man fertigt ja keine einzelnen Wafer sondern zig Wafer.Hill Ridge schrieb:
Musst du eigentlich immer gleich so aggressiv werden, obwohl deine Aussage in keinste Weise "richtiger" ist? Du belehrst Leute mit ebenso wenig Ahnung wie du diesen vorwirfst.Hill Ridge schrieb:
Ergänzung ()
Das ist die große Unbekannte, solange man keine internen Zahlen hat.Ozmog schrieb:
Gaugaumera
Lt. Commander
- Registriert
- Okt. 2016
- Beiträge
- 1.725
Neue und schlecht laufende Prozesse werden in der Regel von sehr sehr kleinen Chips angefahren. Je größer der Chip, desto höher die wahrscheinlichkeit, dass es einen defekt im Chip gibt der ihn unbrauchbar macht.
Das heißt, man fängt mit Smartphone Chips (~70mm2) an geht dann über kleine Desktop Chips(100-200mm2) bis hin zu großen Big Chips, meist Grafikkarten oder Server CPUs (200-800mm2)
Das heißt, man fängt mit Smartphone Chips (~70mm2) an geht dann über kleine Desktop Chips(100-200mm2) bis hin zu großen Big Chips, meist Grafikkarten oder Server CPUs (200-800mm2)
S
smalM
Gast
Gaugaumera schrieb:
Nicht, daß ich wüßte.
Der L2 ist privat, also nur der Kern, zu dem er gehört, kann darauf zugreifen.
Blockschaltbild Zen-Core
Blockschaltbild CCX
Blockschaltbild Zeppelin-Die
1. Pech gehabt.Ozmog schrieb:
2. Der L3-Arbiter muß sich drum kümmern.
3. Hoffentlich hat der zweite Thread des Kerns keinen L2-Cache-Miss in der Zeit, in der der erste Däumchen dreht.
4. Der L3-Cache ist in 8194 Blöcke unterteilt, konkurrierender Zugriff auf einen Block sollte nicht soo häufig sein.
Zuletzt bearbeitet von einem Moderator:
MK one
Banned
- Registriert
- März 2017
- Beiträge
- 4.889
Ich frage mich ob einigen hier bewusst ist das die Turing Karten nicht anderes sind als die teildefekten / teildeaktivierten Die s aus dem Profi Segment , selbst die 2080 TI ist teildeaktiviert und nicht Vollausbau
Bei NVidia waren die Gamer schon immer die " Resteverwerter " und wer den Vollausbau haben wollte mußte für eine Titan xyz tief ins Portemonnaie greifen . kommt hier garantiert auch noch wenn sie zu viele vollwertige Dies haben.
Bei NVidia waren die Gamer schon immer die " Resteverwerter " und wer den Vollausbau haben wollte mußte für eine Titan xyz tief ins Portemonnaie greifen . kommt hier garantiert auch noch wenn sie zu viele vollwertige Dies haben.
Hill Ridge
Banned
- Registriert
- Mai 2018
- Beiträge
- 1.142
Verstehst du die Aussage echt nicht?
Ozmog
Rear Admiral
- Registriert
- März 2015
- Beiträge
- 5.564
@smalM
Ich meine, wie sieht es aus, wenn dann jetzt 8 Cores auf den gemeinsamen L3 zugreifen. Dazu noch, irgendwie müssen sie ja auch die Daten managen, also welche Daten sollen wo hin und sind wofür bestimmt. Wenn Core 1 was bearbeitet hat und es in den Cache legt, was der nächste bearbeiten soll, wie weiß dann Core 3 zum Beispiel, dass er die Daten aus Block 384 nehmen soll? Irgend etwas muss es ja managen und dann wird es trotzdem Komplexer, wenn mehr Kerne auf den gemeinsamen Speicher zugreifen.
Ich denke unterm Strich wird das schon einen Sinn gehabt haben, warum man 4 Kerne in einem CCX gepackt hat. Und einfacher weitere CCX auf dem Die zu packen sollte es auch sein, dafür, dass IF auf Skalierbarkeit entwickelt wurde.
Nicht umsonst wird so ein Aufriss mit IF oder bei Intel mit Ringbus und Mesh gemacht, wenn man doch einfach die Cores an einem gemeinsamen L3 hängen kann.
Ich meine, wie sieht es aus, wenn dann jetzt 8 Cores auf den gemeinsamen L3 zugreifen. Dazu noch, irgendwie müssen sie ja auch die Daten managen, also welche Daten sollen wo hin und sind wofür bestimmt. Wenn Core 1 was bearbeitet hat und es in den Cache legt, was der nächste bearbeiten soll, wie weiß dann Core 3 zum Beispiel, dass er die Daten aus Block 384 nehmen soll? Irgend etwas muss es ja managen und dann wird es trotzdem Komplexer, wenn mehr Kerne auf den gemeinsamen Speicher zugreifen.
Ich denke unterm Strich wird das schon einen Sinn gehabt haben, warum man 4 Kerne in einem CCX gepackt hat. Und einfacher weitere CCX auf dem Die zu packen sollte es auch sein, dafür, dass IF auf Skalierbarkeit entwickelt wurde.
Nicht umsonst wird so ein Aufriss mit IF oder bei Intel mit Ringbus und Mesh gemacht, wenn man doch einfach die Cores an einem gemeinsamen L3 hängen kann.
@Hill Ridge: Also erstmal musst du die Leute hier nicht so aggressiv angehen, und mit 1-Satz-Antworten wie dieser um dich werfen. Nimm dir mal zu Herzen, was dir hier gesagt wurde.
Um den Punkt, ob die Profi-Karten oder andere Produkte sich zuerst für 7 nm eignen, muss man sich auch nicht streiten. Ich finde die Aussage von Taxxor und rgb88 plausibel, dass halt zu Anfang weniger Yield-Rate erreicht wird und das gut zu einer kleineren Menge mit höherer Marge passt. Wir sind uns wohl alle einig, dass die Profi-Karten gegenüber den Gamerkarten eine kleinere Menge darstellen. Es wird ja vorproduziert, sodass nicht "auf einen Schlag" geliefert werden muss.
Um den Punkt, ob die Profi-Karten oder andere Produkte sich zuerst für 7 nm eignen, muss man sich auch nicht streiten. Ich finde die Aussage von Taxxor und rgb88 plausibel, dass halt zu Anfang weniger Yield-Rate erreicht wird und das gut zu einer kleineren Menge mit höherer Marge passt. Wir sind uns wohl alle einig, dass die Profi-Karten gegenüber den Gamerkarten eine kleinere Menge darstellen. Es wird ja vorproduziert, sodass nicht "auf einen Schlag" geliefert werden muss.
Hill Ridge
Banned
- Registriert
- Mai 2018
- Beiträge
- 1.142
Bei den Gamerkarten sind Lieferprobleme aber nicht so schlimm, wenn AMD aber nicht wie vereinbart Profikarten an zb. Alibaba liefern kann, "brennt die Hütte".
Das kommt darauf an, welche Verträge AMD eingegangen ist. Sie können sich sowohl gegenüber Graka-Herstellern als auch gegenüber anderen Abnehmern verpflichtet haben (oder auch nicht). Einen Auftrag werden sie wohl erst annehmen, wenn die Lieferbarkeit halbwegs sichergestellt ist.
Ähnliche Themen
