Visualist schrieb:
Gemessen am neuen Sockel 1155 von Intel muss AMD auf Augenhöhe kommen .
Sonst wäre es ein Fail oder Preis muss es richten.
Was dann auch Interessant wird wenn Intel ihren neuen Highend Sockel bringen.
Llano APUs werden gegen den Sockel 1155 antreten, FX Modelle mit der Bulldozer Architektur dürften bestenfalls die Spitzenmodelle dieses Sockels angreifen (oder eben über den Preis) und richtien sich auf den Markt des Sockel 1356 bzw. dessen Nachfolger.
luckysh0t schrieb:
Du redest aber nicht von HT oder von 2 Dualcores auf einem DIE oder ? Weil das sind jeweils komplett andere Ansätze, zumal das letze Amd bei seinen 12 Core Opterons auch macht mit 2 Hexacores auf einem DIE.
Du meinst sicher zwei Dualcore DIEs in einem Gehäuse bzw. 2 Hexcore in einem Gehäuse bei den Opterons.
Mehrere DIEs in einem Gehäuse unterzubringen ist z.B. bei Flashbausteinen durchaus üblich. Bei CPUs macht es wegen der Wärmeentwicklung aber Probleme, weshalb AMD die Opteron Gehäuse auch so länglich gemacht haben dürfte.
luckysh0t schrieb:
(bei HT kann man sich jetz streiten aber ich finde das es schon einen Unterschied gibt ob eine CPU jetz physisch aus 1 und logisch aus 2 besteht quasi "nur" virtuell oder ob eine CPU teilweise wirklich 2 "Cores" hat)
Ab ich in einem Post auf Seite 3 hier doch geschrieben: Wann fängt ein Core an echt zu sein?
DAASSI schrieb:
na hoffentlich werden die AMD-CPUs nich soo arg teuer, ich mein für das Spitzenmodell würd ich schon so 400€ hinlegen aber mehr auch nicht. 1000€?? wo solls denn hingehn?? nach Intelland? ne sorry da will ich ja grade nicht hin.
Es wird sicher auch Angebote in der Preisklasse eben, dann aber vielleicht nicht mit 8 Kernen.
DAASSI schrieb:
aber ich dachte auch eigentlich, dass die 8 Kerner Bulldozer 8 Kerne und 16 Threads haben oder war da was falsch zu verstehen?
Das hast Du falsch verstanden, die 8 Kerne entsprechen 4 Modulen und damit 8 Threads.
Ein Modul von AMD hat zwei praktisch vollständige Kerne, die sich aber eine 256bit breite FPU teilen die zwei bis 128 bit breite (so breit sind heutige FPUs überlicherweise) Gleitkommaoperationen gleichzeitig ausführen kann. Außerdem teilen sie sich auch noch den L2 Cache.
Intel Kerne mit HT haben nur zwei Fetch und Decode Einheiten, aber nur einen Interger Scheduler (AMD Modul: 2). Damit kann man eben nur dann den zweiten Thread abarbeiten, wenn der Integer Scheduler gerade warten muß, etwa auf das lesen von Daten. Dies passiert halt bei schlecht optimierten Architekturen wie dem Atom und nur wenig bei hoch optimierten wie Sandy Bridge, die von HT kaum profitieren.
AMDs Module bringen hingegen fast die Performance von zwei speraten Kernen, da eben auch fast alles doppelt ausgeführt ist.
