Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsAMD Ryzen Threadripper 3000: Auch der TRX40-Chipsatz wird aktiv gekühlt
Wenn eine CPU 64 PCIe Lanes hat, hat sie noch lange nicht 64 Ports. Bei Intel lassen die sich meist bis runter zu x4 aufsplitten. Willst du also einen 1 Gbit NIC anbinden, verschwendest du 4 Lanes.
Dann ist Intel wohl zu blöde ihre Dokumente richtig zu machen und schreiben nur Unsinn rein.
Alternativ könntest du deine Behauptung natürlich auch belegen.
Warum sollte es beim Chipsatz gehen, aber bei der CPU nicht?
Abgesehen davon: Wie denkst du, dass die PCIe x1 Slots auf normalen Boards angebunden werden? Da fallen auch nicht 3 andere Slots dadurch weg.
Wieso haben manche Boards einen x16 Slot und bei der Benutzung eines zweiten x16 werden dann beide nur noch mit x8 angesteuert, wenn das angeblich nicht möglich ist?
Was Intel macht hat außerdem nichts mit AMD zu tun.
Weil es etwas mehr Aufwand ist, 64 Devices anzusprechen als nur 8? Und keiner kommt auf die Idee, diese Ports einzeln nutzen zu wollen. Dafür gibt's ja gerade einen Chipset. Für das ganze kleine gelumpe.
Abgesehen davon: Wie denkst du, dass die PCIe x1 Slots auf normalen Boards angebunden werden? Da fallen auch nicht 3 andere Slots dadurch weg.
Was ist ein normales Board? Kannst mir gerne eines zeigen mit X1 Slot direkt an der CPU.
Wieso haben manche Boards einen x16 Slot und bei der Benutzung eines zweiten x16 werden dann beide nur noch mit x8 angesteuert, wenn das angeblich nicht möglich ist?
Nochmal zum mitschreiben. Ich habe es bei Threadripper als Frage formuliert. Bei Intel weiß ich es, da sie es dokumentieren. Ich weiß nicht wo es bei AMD zu finden ist.
Du stänkerst hier rum und trägst 0 inhaltlich bei. Versuche erstmal zu verstehen was ich geschrieben habe, informiere dich und schreibe dann etwas das Sinn macht.
Was du dazu kannst ist unerheblich. Es ging um die TDP. Und Speichercontroller und IF verbrät nicht unerheblich. Also ja, es macht einen großen Unterschied, ob der Chip als northbridge oder nur als Southbridge eingesetzt wird, wo ein Großteil brach liegt.
Ergänzung ()
rg88 schrieb:
Wie wärs mal damit, dass du Aussagen auch untermauerst mit Quellen? Was sollen nun plötzlich "Ports" sein?
Ich kann auch morgen belegen, dass die Erde rund ist, wenn ich die Zeit dazu finde. Du hast doch dein Leben noch nie in eine Spec reingeschaut. Du unterstellst mir Sachen die ich gar nicht geschrieben habe und kommst mit abstrusen Thesen, aber ich soll belegen. Das ist lustig.
Lustig ist, dass DU auf meinen Beitrag geantwortet hast. ich habe lediglich nachgefragt, was du meinst, weil ich dir nicht folgen konnte. Und das kann ich immer noch nicht, weil, außer, dass du einen lächerlichen Angriffskurs fährst, noch keinen einzigen Beleg für deine Aussage gebracht hast, um die es ursprünglich ging.
Der einzige der hier abstruse Sachen schreibt, bist du. Du versuchst nun, das ganze ins lächerliche zu ziehen, anstatt deine Aussagen einfach zu belegen.
Wenn eine CPU 64 PCIe Lanes hat, hat sie noch lange nicht 64 Ports. Bei Intel lassen die sich meist bis runter zu x4 aufsplitten. Willst du also einen 1 Gbit NIC anbinden, verschwendest du 4 Lanes.
Das habe ich dir erklärt. Auf meine Erklärung meintest du, dass das falsch sei und das Gegenteil der Fall ist. Du hast nicht gefragt. Du hast gesagt es ist falsch.
Kannst dort aber nicht ein Beispiel nennen wo es denn wirklich mal ein x1 Slot über die CPU realisiert wurde. Dann kamst du noch mit Lanes vom Chipsatz, obwohl ich CPU geschrieben hast. Machst mich dann noch dumm an dass es hier um AMD geht. Sorry, du bist der einzige der hier einfach nur Widerworte gibt ohne wirklich zu verstehen und Infos zu haben. Wenn du einmal in die Spec geschaut hättest, würdest du nicht fragen was mit Port gemeint ist. Die Nomenklatur hat Intel seit es PCIe gibt.
Das macht man üblicherweise, Wenn man jemandem widerspricht und eine Gegenbehauptung aufstellt.
Ja genau. Und du widersprichst mir laufend und das wie du zu gibst ohne wissen darüber. Hauptsache stänkern. Ich habe Eingangs nur drauf hingewiesen dass es nicht zwingend sinnvoll ist den Chipsatz wegzulassen, weil man Lanes verschwenden könnte.
So, und jetzt kannst du mir zeigen, dass Intel falsch dokumentiert hat.
Ergänzung ()
r4yn3 schrieb:
Achso darum gehts. Naja Hauptsache du hast was gesagt.
Das waren deine Worte. Blöd, wenn man den Spiegel vorbehalten bekommt nicht war?
Auf den Inhalt möchtest du sicher nicht eingehen, nicht wahr? Hauptsache nochmal das letzte Wort gehabt.
Nur AMD kann etwas dafür, dass AMD den I/O Chip der auch die Funktionen einer früheren Northbrigde hat, nun als PCH (also im Prinzip Southbridge) verwendet wird und ein Teil von dessen Funktionen daher unbenutzt bleibt.
bensen schrieb:
Weil es etwas mehr Aufwand ist, 64 Devices anzusprechen als nur 8? Und keiner kommt auf die Idee, diese Ports einzeln nutzen zu wollen. Dafür gibt's ja gerade einen Chipset.
Eben. Lieder gibt es hier zu viele Leute die zwar keine Ahnung haben, sich dann einfach vorstellen wie sie meines wie es wäre und dies dann hier auch noch rausposaunen. Das Problem ist nur, dass sie auch dann noch auf ihren Hirngespinsten bestehen, wenn ihnen jemand die Wahrheit sagt, statt dann mal anzufangen zu googlen und dazuzulernen was denn nun wirklich Sache ist. Sowas ist echt zum Kotzen.
bensen schrieb:
Wie wäre es mal mit lesen? Ich sagte sie können bis x4 gesplittet werden. 4 Devices pro Port. Also 16 Lanes maximal 4 Devices.
Das weiß doch jeder der sich schon einmal mit PCIe Switchs beschäftigt hat, wie z.B. denen von Broadcom, da sieht man in der Tabelle neben der Anzahl der Lanes die der Ports und die ist eigentlich immer geringer als die der Lanes. So ist es auch bei den Lanes von der CPU, nur den Chipsätzen ist es meistens anders, keine Ahnung wie es mit dem X570 in der Hinsicht aussieht.
Also ich glaube so mancher wäre schon froh einen TR 3000 auf seinem X399er Board laufen lassen zu können, auch wenn er damit keine einzige PCIe Lane auf 4.0 Speed laufen lassen kann.
Das würde dann aber nur etwas bringen wenn man direkt den 64 Kerner nutzen würde. 32 Kerne gibt es ja schon bei X399 mit TR 2. Zumal der Workflow für 64 Kerne aktuell wohl stark begrenzt sein dürfte. 64 Kerne sind zwar nett aber ich sehe diese in einer Workstation aktuell nicht wirklich als nötig an. Zumindest für die Zielgruppe von TR sprich Content Creator, Home Server User usw. Klar, es wird immer die eine Ausnahme geben aber X399 gepaart mit TR3 sehe ich einfach nicht Sinnvoll. Im Prinzip ist TR 1 und 2 schon gut abgedeckt von 8-32 Kerne. Wer umbedingt auf 64 Kerne setzen muss der kann auch auf ein neuen Chipsatz und Board setzen.
Aber who knows evtl. wird die CPU bzw. CPUs auch mit X399 laufen. Die Boards könnten es auf jeden Fall da diese zum Teil deutlich mehr Leistung haben als nötig und die neuen ja wohl auch eine geringere TDP und damit auch Stromaufnahme haben werden. Mit Ryzen 3000 gehts ja auch also könnte ich mir durchaus vorstellen, dass es auch auf X399 so gehen wird nur eben nicht mit 100% Features.
Es gibt zwar auch schon bei TR2000 bis zu 32 Kerne, aber dafür auch das NUMA Problem und dies ist bei den 24 und 32 Kernern noch dadurch verschärft, dass nur zwei der vier aktiven Dies einen eigenen RAM Zugriff haben. Die TR3000 werden diese Einschränkung nicht mehr haben und schon daher bei so mancher Anwendung und so einigen Benchmarks sehr weit vor ihren Vorgängern landen, weil eben nur recht wenig Programme auf den alten TR wirklich gut laufen, nicht wenige aber auf einem 2990WX sogar langsamer als auf einem 2950X sind. Der Wechsel lohnt sich bei TR also weit mehr als bei den AM4 RYZEN CPUs.