News Intel Ice Lake: Neue CPU-Architektur mit verdoppeltem L2-Cache

[Flossen_Gaming]

Sowohl Intel als auch AMD sollen einfach mal richtig ihre Hinterteile in Bewegung bringen. Wann war das noch wo es alle paar Monate größere Sprünge in der Leistung gab? Waren das die 80er oder 90er? Könnte doch jetzt mal wieder so sein.

 

[Steini1990]

Könnte doch jetzt mal wieder so sein.

Nein kann es nicht. Bei neuen Technologien sind rießige Leistungssprünge in den ersten Jahren doch komplett normal. Das ist überall so. Sobald aber ein gewisser Level erreicht ist, muss jedes Prozent an Leistung mit einem Vielfachen des Aufwands von früher erkämpft werden.

 

[k0ntr]

Nein kann es nicht. Bei neuen Technologien sind rießige Leistungssprünge in den ersten Jahren doch komplett normal. Das ist überall so. Sobald aber ein gewisser Level erreicht ist, muss jedes Prozent an Leistung mit einem Vielfachen des Aufwands von früher erkämpft werden.

Jap, ist wie bei einer Ausbildung oder etwas dass man neu lernt. Am Anfang verbessert man sich stetig schnell und gut.. irgendwann kommt der Punkt wo man viel mehr tun muss. Ist im Fitness / Muskelaufbau usw überall gleich. Sobald es Richtung "Profi" geht.

 

[SaschaHa]

@Flossenheimer, @Steini1990
Zudem nähern wir uns langsam einem Bereich, bei dem die klassische Physik kaum noch Leistungssprünge erlaubt. Sowohl die Strukturbreite, als auch die Taktraten können nur noch sehr bedingt verbessert werden (letzteres noch schwieriger als ersteres). Wir sind ja jetzt bereits bei einer Genauigkeit von nur noch ein paar Hundert Atom-Schichten. Viel mehr wird da nicht möglich sein.

 

[Shoryuken94]

Davon ab muss auch die Software mitziehen. Heutige Software ist meist sehr ineffizient programmiert und nutzt ja nicht mal die heutigen Techniken aus. Sieht man ja z.B. alleine schon daran, dass kaum eine Software AVX nutzt. Oder gar AVX Only läuft entsprechend in die Richtung optimiert ist. Wird AVX mal vorausgesetzt, dann schreien alle nach einem Non AVX patch, damit es auch auf der letzten Gurke ausgeführt werden kann.

 

[Obvision]

@Shoryuken94 Ach die Software ist schon effizient. Nur halt kosteneffizient.
Die Software auf Ressourcenverbrauch zu optimieren, ist aufwendig = teuer und braucht besseres Personal = noch teurer

 

[SaschaHa]

@Shoryuken94
Das ist etwas, was mich vor allem bei Android stark stört. Dort wollen die Hersteller ihre Apps noch mit den ältesten Versionen kompatibel machen und integrieren für <5% Geräte dann sämtlichen Code, der erst mit neueren Android-Versionen eingeführt wurde. Als Folge hat jede (normalerweise noch so kleine) App auf einmal einen prozentual sehr hohen Anteil an Ballast mit sich, weil das halbe Android-Framework da mit drin steckt.

 

[flappes]

Ist ja nicht so, dass der Ringbus auch bei den 24-Kern Broadwell zum Einsatz kommt...

Ich sag ja nicht, dass der nicht funktioniert, aber auf Consumer-Bereich, zum Beispiel auf Spiele bezogen, könnte die Latenz Probleme machen.

Mit mehr Takt konnte man das ja bisher gut kaschieren, aber beim Takt dürfte ja nun bald mal Ende sein.

 

[so_oder_so]

Ein ganzer See aus Eiskaffee

Das ist alles was mir bei den Namen einfällt.

Mal schauen was bei rum kommt. So 8C/16T bei 5GHz wären schon was feines. Ryzen 2 wird's schwer haben.

Ryzen 2 wirds schwer haben?

Ryzen 2 wird hoffentlich auf aktuelles Intel-Niveau kommen mit 13-15% IPC Zuwachs und dann noch nativ mit DDR4 3600+ low latency wie erste Samples zeigen.

Was und ob Intel Q4 2019 / Q12020 überhaupt liefern kann und wird, ist absolut unklar bei dem aktuellen Entwicklungsstand von 10nm.

Ich würde eher sagen, dass Intel es schwer haben wird wenn Q2/2019 die ersten Ryzen 2 den Markt erreichen und zeigen, was man mit 7nm und einigen Architekturoptimierungen ( Interconnect, IMC etc. ) verbessern konnte.

Bevor das "Fanboy-Blabla" wie bei Hardwareluxx losgeht:

Ich nutze aktuell je einen Intel PC, einen AMD PC und ein Intel Notebook und bin mit allen zufrieden.

Leider macht Intel gerade nichts anderes als die Brechstange anlegen und koste es was es wolle nochmal mit 8/16 vor AMD zu stehen.

Ich dachte vor Monaten noch, dass Intel wirklich was in der Hinterhand hat und noch was aus der Schublade zaubern könnte, da mit ich für richtigen Prosumer workload nicht tausende Euro für 8/16 hinblättern muss.

Leider scheint Intel entweder den Schlüssel zur Schublade verloren zu haben oder die ganze Schublade ist denen abhanden gekommen. So wurde es dann der Ryzen 2700X.

 

[Denniss]

Ryzen2/Zen+ gibt es bereits, Ryzen3/Zen2 sind die 2019 kommenden Versionen in 7nm

 

[WinnieW2]

Eine Vergrößerung des Cache wird wohl auch notwendig weil die Ice Lake CPU die AVX-512 Recheneinheiten besitzt u. mit kleinerem Cache könnten diese dann ausgebremst werden.
Mit AVX-512 ist der doppelte Datendurchsatz im Vergleich zu AVX-2 möglich... was natürlich nur für AVX-Befehle gilt.

 

[xexex]

Von Interesse ist das Cache-System, aktuell verwendet Intel ein inklusives Cache-Design, wo die Daten vom L1$ und L2$ in den L3$ kopiert werden, womit der L3$ effektiv weniger zusätzliche Kapazität bringt, dafür macht es die ganze Datenkohärenz einfacher und kann auch effizienter sein.

Da gilt aber auch nur für die Consumer Plattform. Auf der HEDT und Serverplattform wurde auf non-inclusive umgestellt.

https://www.anandtech.com/show/1155...-core-i9-7900x-i7-7820x-and-i7-7800x-tested/4

Da man nun mit der kommender CPU auch auf der Consumer Plattform die L1 und L2 Caches vergrössert, wird man hier möglicherweise auch auf non-inclusive umstellen. Anpacken wird man die Cacheverwaltung sowieso, um die Spectre und Meltdown Lücken zu schließen.

 

[Nebula123]

Ich würde vorschlagen, HBM2 als RAM, direkt auf die CPU zu setzen. Gleich 16GB. Dann hätten wir einen Boost ohne Ende.

Schau dir doch mal die CPUs mit Iris Pro Grafik an mit ihren 64/128 eDRAM, der auch als LLC herhalten kann...

 

[YforU]

Da man nun mit der kommender CPU auch auf der Consumer Plattform die L1 und L2 Caches vergrössert, wird man hier möglicherweise auch auf non-inclusive umstellen. Anpacken wird man die Cacheverwaltung sowieso, um die Spectre und Meltdown Lücken zu schließen.

Der Schwerpunkt bei der Entwicklung der Designs und Architekturen für Consumer liegt auf Mobile. Macht grob 2/3 vom Volumen aus und das Design muss sich bis auf 5W runter skalieren lassen. Ein inklusiver L3 zusammen mit einem recht simplen Interconnect (wie Ring Bus) ist bezogen auf das Power Budget und Management weiterhin die beste Lösung.

Sowohl Intels Mesh als auch AMDs Data Fabric sind super skalierbar aber das hat auch seinen Preis. Eine wesentlich höhere Komplexität und das treibt immer die Leistungsaufnahme nach oben. Ein inklusiver L3 auf den alle Kerne und die IGP Zugriff haben spart Strom. Man muss beispielsweise seltener den "teuren" Weg über den Speichercontroller zum RAM gehen. Hinzu kommt das ein inklusiver L3 für alle Kerne im Client Bereich einfach auch die schnellere Lösung ist. Wie aber auch beim Ring Bus bekommt man damit Probleme bei der Skalierung (es wird recht viel Cache "verschwendet"). Deshalb gehen Consumer und Enterprise Architekturen bei Intel getrennte Wege.

 

[M1ximili1n]

Wie würde es mit dem IPC-Zuwachs denn aussehen, wenn die nutzlosen OnBoard-Grafikteile nicht da wären? Es gab doch bei broadwell mal sowas (Name weis ich nicht) aber die hatte eine Art "L4 Cache". Damit würde Intel doch endlich mal wieder zugewinne erziehlen…. AMD liegt bei der IPC im Moment ja fast gleich auf, da ist der Takt halt eher mäßig aber wenn die 3000er Ryzen 4,5+ GHZ allcore-Boost schaffen, dann sind die fast gleich auf (-5% vllt. Tendenz in Zukunft eher gleichstand /+-2%, wegen Next-Gen Konsolen).

Es wäre doch allen letzlich geholfen ohne OnBoard Grafik, war früher ja auch nicht drauf.

 

[Flossen_Gaming]

Es gab doch bei broadwell mal sowas (Name weis ich nicht) aber die hatte eine Art "L4 Cache".

Ja das gab es beim Core i7 5775c

 

[onkas]

Es würde sinn ergeben wenn AMD neben dem Server Bereich dann den Mobilen Bereich bevorzugen würde.
Derzeit läuft alles wie geschmiert und der einzige Kritikpunkt von mir wäre die Mobile Variante. Hier fehlt mir so dieses eine Produkt welches wie die Ryzen einschläft und interessante OEM Produkte hervorbringen. Ich glaube aber auch das im APU Bereich mit 7nm so einiges möglich ist. Ich werde mit meinem Notebook Kauf so lange abwarten bis ein Surface oder Macbook ähnliches Teil 2019 auf den Markt kommt. Performance und Effizienz sollten dann endlich mal auf einem anderen Level sein.

 

[Elverado]

Hach ja, Broadwell war schon was richtig feines ( PCGHIndex(old) ). Mit 3,6 bzw. 3,7 Ghz Single Core Max. Turbo haben die damals sogar noch mit Skylake und Kabylake ziemlich gut mitgehalten. Der i7 hat soviel Strom unter Vollast aufgenommen, wie der i5 6600k (Link).
Ich glaub hätten sie Broadwell etwas mehr ausgebaut (DDR4 etc.), hätten sie sich Skylake und Kabylake schenken können. So läuft das ganze jetzt auf Brachial-Takt-Keule an der Kotzgrenze hinaus (also das, was AMD grad im GPU-Bereich v.a. mit Polaris so macht).

Mehr Cache wird auf jeden Fall der nächste Schritt sein, wenn man bei Takt und Fertigungsverfahren nur noch schleppend vorankommt. Dann wird es noch die letzten paar Optimierungen geben und dann? Nun, dann muss eine komplett neue Technik her (das wird aber vermutl. schon noch das ein oder andere Jahrzehnt dauern).
Mit den "herkömmlichen" Sachen dürften wir aber langsam ans Ende gekommen sein. Das Ganze kann man natürlich noch hinauszögern, indem man Software optimiert für Parallelisierung, aber 1. geht das nicht beliebig und 2. müssen da auch die Softwarehersteller mitspielen, was recht schwierig werden dürfte.
Tja, es wird spannend Leutz

 

[andi_sco]

Ja das gab es beim Core i7 5775c

Aber leider gab es keine feinere Abstufung, z.B. 64 und 32 MB.
Und die integrierte Grafik könnte, um Platz u. Transistoren zu sparen auch gleich entfallen. Oder braucht Intel die für GPGPU Aufgaben?


Edit: und AVX fehlt leider bei den kleinsten Intel CPUs a la Celeron und Pentium. Da hätte man schon seit Jahren eine einheitliche Grundlage schaffen können. AMD kann es ja auch im Athlon anbieten!

 

[Hopsekäse]

Ringbus, also verharrt intel bei max. 8 Kernen im "Consumerbereich"? Bei mehr Kernen wird der wohl nicht sehr effizient sein.

Falsch.

@flappes
Ist ja nicht so, dass der Ringbus auch bei den 24-Kern Broadwell zum Einsatz kommt...

Richtig, ABER...

Ich sag ja nicht, dass der nicht funktioniert, aber auf Consumer-Bereich, zum Beispiel auf Spiele bezogen, könnte die Latenz Probleme machen.
Mit mehr Takt konnte man das ja bisher gut kaschieren, aber beim Takt dürfte ja nun bald mal Ende sein.

Sehr falsch.
--------------------
Die Latenz beim Ringbus hat Probleme bei der Skalierung mit vielen Kernen gemacht, weil Intel nicht mehr alle Kerne an einen Ring bekommen hat. Intel hat in der Vergangenheit beim Ringbus immer 3 Dies aufgelegt: LCC, MCC und HCC. Der LCC hatte einen Ring, der MCC 1,5 und der HCC 2. Zwischen diesen Ringen gab es Switches. Die geswitchten Ringe waren aber anscheinend für die Latenz bei den hohen Kernzahlen dann nicht mehr optimal, für die niedrigeren war aber weiterhin die Variante mit einem Ring überlegen.

Deshalb waren die ersten Skylake-X mit Mesh auch gerade im Gaming trotz höherem Takt schlechter als ihre Ringbus-Vorgänger mit gleicher Kernzahl (CB-Test). Man braucht also keinen höheren Takt um den schlechteren Ringbus zu kompensieren, sondern ganz im Gegenteil um zu kompensieren, dass man keinen Ringbus hat.
Intel hat dazu nur gesagt, dass man einheitlich dieselbe Architektur möchte und deshalb auch die Xeons mit niedrigeren Kernzahlen das Mesh bekommen. Dass die HEDT-Prozessoren auch das Mesh nutzen lag daran, dass man für diesen Markt schon immer die Xeon-Dies verwendet hat und keine Eigenen auflegen wollte.

Mit Broadwell hat Intel schon bis zu 12 Kerne an einen Ring bekommen.
Also bis zu 12 Kerne sind definitiv ohne Switches möglich und da ist Intels Rinbus dann auch dem Mesh und AMDs CCX+IF bezüglich Latenzen und Gaming-Leistung überlegen.