News Wie geplant: AMD Ryzen 4000 „Vermeer“ kommt Ende des Jahres

[Lübke]

@Duran: naja wenn mans so sieht wäre der geil one mit werkseinstelltungen so schnell wie DDR5-4000 CL15, richtig? ok, das ist tatsächlich auch für heutige maßstäbe noch schnell...

 

[Hatsune_Miku]

@Hatsune_Miku :
Laut WCCFTECH (ja ich weiß, immer mit Vorsicht genießen) ist der X670 weniger warm, was wiederum lüfterlose Kühllösungen ermöglichen soll. Das schreckt mich nämlich auch von X570 ab.

Auf Gerüchte gebe ich nichts, ich warte auf die nackten Tatsachen, bei allem anderen macht man sich nur verrückt und wird hinterher enttäuscht

 

[Tzk]

Zen3 -> 3. FPU, neue dualportet SRAM-Cache-Zellen, unifizierung des gesamten Cache-Systems on Chip

Was genau meinst du mit "Unifizierung des Cache-Systems"?

Derzeit ist ja der L3 pro CCX (sprich 2x L3 pro Chiplet) geteilt. Ich hoffe daher darauf, das AMD endlich die CCX von 4 auf mehr Kerne erweitert und sich somit 8 Kerne einen großen L3 teilen.

 

[Windell]

Zum Thema:
Auf die Prozessoren freue ich mich schon. Das wird mein Upgrade am Ende des Jahres:

• Ausgereiftes Chipsatzdesign
• Ausgereifter Fertigungsprozess
• Ausgereifter DDR4-RAM mit hohen Taktraten

Ist bei Zen 2 auch Alles gegeben. Zen 3 wird wahrscheinlich anfangs teurer werden als Zen 2.

 

[Lan_Party94]

Dann wird's die ersten paar Monate keine Ryzen 5/7/9 4XXX geben, weil jeder einen haben will.
Ich sehe es schon vor mir..."Ryzen 4000er erst in einigen Monaten wieder vorrätig"...

 

[MiniM3]

Ich denke (hoffe) die 4000er passen auf mein b450 max.. Dann gibt's ein Upgrade auf 8 kerne

 

[Colindo]

@Tzk 8 Kerne pro CCX sind seit dem Leak der Server-Präsentation für Zen3 praktisch gesichert. AdoredTV sprach kürzlich auch von verdoppeltem L2-Cache, aber ich glaube das war bei Zen4

 

[Tzk]

8 Kerne pro CCX sind seit dem Leak der Server-Präsentation für Zen3 praktisch gesichert.

Oha, die hab ich gesehen, aber das muss mir entgangen sein... Wurde das explizit erwähnt? :O Danke für den Fingerzeig, das lese ich dann selbst nochmal nach.

 

[[wege]mini]

8 Kerne pro CCX sind seit dem Leak der Server-Präsentation für Zen3 praktisch gesichert.

CCX von 4 auf mehr Kerne erweitert und sich somit 8 Kerne einen großen L3 teilen.

Am Ende wird es wohl so werden, dass die 12nm Sache vom Sockel verschwindet. Dann nimmt man den Ram Controller aus der APU, schaut wie gut sie mit halbiertem Cache funktioniert und baut 8 Kerne auf ein CCX mit dem L3 Cache, den vorher 1 CCX hatte und hat daher mehr Platz für L2 Cache für beide zusammen. (jetzt passt es)

L3 ist sowieso nur für "Notfälle"

Sollte funktioneren.

mfg

 

[Colindo]

Am Ende wird es wohl so werden, dass die 12nm Sache vom Sockel verschwindet.

Meinst du, die werfen das Chiplet-Design über Board? Oder dass der I/O-Die jetzt in 7 nm kommt? Letzteres halte ich für möglich, ersteres nicht.
Ich gehe weiterhin davon aus, dass der L3-Cache bei Zen3 groß bleibt, und die physische Architektur (also Chiplets) genau so bestehen bleibt.

 

[[wege]mini]

Oder dass der I/O-Die jetzt in 7 nm kommt?

Das Ding wandert in die Die. APU´s haben dieses hässliche Abfallprodukt nicht. MCM wird natürlich bleiben und auch uns bei Graka´s demnächst beglücken.

mfg

 

[ruthi91]

Wobei ich innerlich immernoch mit mir kämpfe, auf Zen 4/Ryzen 5000 mit DDR5 RAM zu warten. Wobei DDR5 zu Beginn vermutlich wieder langsamer als DDR4 und deutlich teurer sein wird.

DDR5 sollte schon in jeder Hinsicht schneller sein mit all den Verbesserungen die in Aussicht gestellt wurden, aber ja, aufjedenfall teurer.
Es kommt halt immer drauf an in welchem Leistungsspektrum man vergleicht.
https://www.computerbase.de/2020-01/arbeitsspeicher-micron-ddr5-rdimm-sampling/

Als DDR4 frisch war, war auch alles über 3600Mhz utopisch. Jetzt kann man mit guter Hardware 5000Mhz erreichen.
DDR3 ist mit 1333/1600 CL7/9 gestartet und zum Ende gabs Riegel mit 2400 CL9 / 2600 CL10.
DDR2 kam mit 533/667Mhz und hatte zum Ende 1000/1200Mhz.

Grob kann man also sagen, dass jede DDR Generation eine Verdopplung des Taktes mitmacht. Wahrscheinlich erleben wir mit DDR5 also 10000Mhz. Ob das ganze nur LN2 OC bleibt oder auch für jedermann im Alltag möglich wird, ist nur eine Frage der Zeit.

 

[Denniss]

und kurz vor der offiziellen Vorstellung gibts bestimmt noch ein Lebenszeich .. ääh Nebelkerze von Intel mit irgendwelchen 10nm Prozessoren die dann kaum bis gar nicht lieferbar sind.

 

[Tzk]

Das Ding wandert in die Die.

Hatten wir ja beim Zen1 schon... Auf den Threadrppern konnte man den Nachteil klar sehen, nämlich das zugriffe auf den Ram der nicht direkt am Die angebunden war/ist extrem langsam war. Wenn die das so machen, dann hätte bei einem 4950X ein Chiplet je nur einen Ram Kanal - das wäre extrem mager. Glaube kaum das man sowas nochmal macht...

 

[Colindo]

Das Ding wandert in die Die.

Und wie willst du dann den essentiellen Vorteil von MCM wahren, nämlich dass die gleichen Dies für Desktop und Server benutzt werden können? Außerdem hat AMD in Ausblicken stets eine Verstärkung des MCM-Ansatzes erwähnt, nie eine Rückkehr zur Monolithik. Die APUs werden nächstes Jahr wahrscheinlich auch MCM-basiert sein, Grafikkarten dann in fernerer Zukunft.

 

[McLovin14]

Am besten mit 6c/12th 4600G und Vega 11

Der Maximalausbau dürfte, wie im Notebook, bei Vega 8 liegen.

 

[[wege]mini]

Auf den Threadrppern konnte man den Nachteil klar sehen, nämlich das zugriffe auf den Ram der nicht direkt am Die angebunden war/ist extrem langsam war.

Daher benutzt man pro Die jeweils einen Ram Controller. Das Prinzip von verschiedenen Ram Controllern ist ziemlich alt und ermöglicht tatsächlich den Einstieg in die Architektur von Harvard.

Jetzt verbindet man die beiden Controller auch noch mit 16xPCI 4.0 miteinander, damit die 2 x 8 Kerne auch wissen, was sie gerade da so treiben und am Ende hat man ein sehr potentes System.

Je einen Ram Controller und I.O. pro 8 Kern Die ist doch nicht verkehrt.

mfg

 

[Recharging]

Aber bei 5000 gibt's den neuen Sockel, dann kannst du besser upgraden. Oder nee, bei 6000 sind dann Verbesserungen für den neuen Sockel schon mit drin, vielleicht wäre das ideal...

Nein, nein ... ich hab' nicht gewartet um immer das Neueste zu haben, ich war schlicht mit Arbeit, Fortbildung, Umzug udgl. beschäftigt, sodass ich schon 2 Generationen verpasst habe. 😝

 

[JohnVescoya]

Daher benutzt man pro Die jeweils einen Ram Controller. Das Prinzip von verschiedenen Ram Controllern ist ziemlich alt und ermöglicht tatsächlich den Einstieg in die Architektur von Harvard.

Halte ich für ziemlichen Quark. Dann hätte man ja wieder eine NUMA Architektur und gerade im Serververeich killt das die Performance in vielen Anwendungen.

 

[budspencer]

Wird die CPU auf einem X570 laufen - vermutlich schon oder?