News AMD Raven Ridge: 7-nm-Refresh der APU in diesem Jahr möglich

[AlphaKaninchen]

Warum sollte AMD das CCX auf 8 Kerne erweitern?

Und Was spricht gegen 16 CCX?

Denn mit 8C je CCX bräuchte man zwei verschiedene...

 

[Cyberfries]

Eine CPU mit 16 CCX à 4 Kernen auf einem Die in 7nm hätte eine Fläche von etwa 800mm²,
wäre also größer als ein Vega und ein Polaris-Chip zusammen.

edit: Dein zweiter Satz leuchtet mir nicht ein.
Eine 8-Kern-CPU von AMD teilt die 8 Kerne in zwei Abschnitte von jeweils 4 Kernen.
So ein Abschnitt nennt sich CCX.
Die APUs haben nur ein CCX und deshalb auch nur 4 Kerne.
Was meint du mit zwei Verschiedene?

edit 2: Da kam die Antwort während ich getippt habe.
Genau das meine ich ja: 8 Kerne je CCX sind unwahrscheinlich.
Wahrscheinlicher sind 4 Kerne je CCX und 4 CCX je Die

 

[AlphaKaninchen]

Naja Wenn man in einem CCX 8C hätte müssen diese ja auch größer werden oder kleinere Kerne haben... also kann man dann doch auch das CCX kleiner bauen und ein DIE hat dann halt 4 CCX, wie sie selbst es ja schon erwähnten.

 

[Sunjy Kamikaze]

Grüße

Nur kurz zur frage kann man davon ausgehen das vom 2400G auch eine neue Version rauskommt oder geht's hier nur um Mobile? Ich bin super zufrieden mit der APU ich könnte nur einen ticken mehr cpu Leistung benötigen dann wäre das perfekt..

 

[HaZweiOh]

Erstmal geht es nur um Mobile. Für die Desktop-Version ist wohl Februar realistisch, dann wäre die Reihenfolge wie letztes Jahr. Mit 12 nm ist AMD ja unabhängig von den anderen Produkten.

 

[Taxxor]

Es gibt keinen Grund die Anzahl der Kerne je CCX zu erhöhen,
macht die Verbindungen nur unnötig kompliziert.
Da ist es wesentlich einfacher die Anzahl an CCX zu erhöhen.

Aha, und die dann sechsmal so vielen Verbindungen der einzelnen CCX über den IF sind dann besser?
Bei 2 CCX pro Die hat man genau eine IF Verbindung, CCX1 zu CCX2
Bei 4CCX pro Die hat man
1-2
1-3
1-4
2-3
2-4
3-4

Effizienter ist es auf jeden Fall, die Kernzahl pro CCX zu erhöhen.

Ergänzung (22. August 2018)

Naja Wenn man in einem CCX 8C hätte müssen diese ja auch größer werden oder kleinere Kerne haben... also kann man dann doch auch das CCX kleiner bauen und ein DIE hat dann halt 4 CCX, wie sie selbst es ja schon erwähnten.

Die Fläche wird doch durch 7nm schon halbiert, ein 7nm 8C CCX ist also genau so groß wie ein 14nm 4C CCX.
Wie oben schon erwähnt, ist es für die Latenzen auch besser, wenn man mehr Kerne pro CCX hat anstatt noch mehr einzelne CCX drauf zu packen.

 

[AlphaKaninchen]

Dann hat Low Buget halt 8C/16T, oder meint ihr das AMD 2 Versionen Designt?

 

[HaZweiOh]

Beides kann sein. Wegen gestiegener Stückzahl und mehr Varianten, die jetzt alle auf dem Markt sind, können sich zwei Dice lohnen.
Oder man deaktiviert Teile des 8-core CCX. Dank 7 nm ist das ja nicht mehr groß.

 

[Cyberfries]

Aha, und die dann sechsmal so vielen Verbindungen der einzelnen CCX über den IF sind dann besser?

Stimmt.

Die Fläche wird doch durch 7nm schon halbiert, ein 7nm 8C CCX ist also genau so groß wie ein 14nm 4C CCX.

Ja, das gilt aber auch für die Gleichung 1x14nm-CCX (4C) = 2x7nm-CCX (4C)

Wie oben schon erwähnt, ist es für die Latenzen auch besser, wenn man mehr Kerne pro CCX hat anstatt noch mehr einzelne CCX drauf zu packen.

Ist es nicht. Mehr Verbindungen benötigt man immer irgendwo.
Wenn ich allerdings die Verbindungen im CCX erhöhe von 6 bei 4 Kernen
auf 28 bei 8 Kernen schmerzt das wesentlich mehr, als die zusätzlichen Verbindungen der CCX untereinander.
Wozu hat AMD sonst das Konzept CCX überhaupt eingeführt?

Dann hat Low Buget halt 8C/16T, oder meint ihr das AMD 2 Versionen Designt?

Ich gehe von APUs mit 8 Kernen in 7nm aus.
Bei den reinen CPUs gibt es noch zuviel Unbekannte.

 

[Hill Ridge]

Und Was spricht gegen 16 CCX?

Die Komplexität!

 

[Taxxor]

Ist es nicht. Mehr Verbindungen benötigt man immer irgendwo.
Wenn ich allerdings die Verbindungen im CCX erhöhe von 6 bei 4 Kernen
auf 28 bei 8 Kernen schmerzt das wesentlich mehr, als die zusätzlichen Verbindungen der CCX untereinander.

Die Verbindungen innerhalb eines CCX laufen aber nicht über den IF und sind sehr viel schneller als die zwischen den einzelnen CCX, deshalb ist es trotzdem besser, mehr Kerne pro CCX zu haben, als mehr CCX pro Die.

Hier sieht man das ganz schön

Wozu hat AMD sonst das Konzept CCX überhaupt eingeführt?

Skalierbarkeit, da immer je ein Kern pro CCX abgeschaltet werden kann, was bei 8 Kernen pro CCX genau so gegeben ist.
Dass es bisher nur 4 Kerne pro CCX sind, liegt nur daran, dass mit 14nm einfach nicht mehr Platz auf einem Die ist.
Durch 7nm kann man die Kernzahl dann auf 8 erhöhen. Natürlich könnte man auch einfach die CCX verdoppeln, aber wie gesagt: Mehr Verbindungen zwischen CCX = langsamer.

 

[YforU]

Die Verbindungen innerhalb eines CCX sind aber schneller als die zwischen den einzelnen CCX, deshalb ist es trotzdem besser, mehr Kerne pro CCX zu haben, als mehr CCX pro Die.

Eben. Aus dem Grund haben die meisten Designs welche CPU Cluster einsetzen heute vier und nicht mehr zwei Kerne pro Cluster wie früher. Bei 7/5nm werden die Cluster auch wieder anwachsen.

Grundsätzlich definiert sich die Größe des CPU Clusters über die kleinste geplante native Konfiguration (also immer physikalisch vorhanden). Spätestens wenn die APUs 6 oder 8C bekommen macht es wenig Sinn weiter kleinere Cluster (als 6 oder 8C) zu entwickeln. Der Vorteil der Cluster ist die einfachere Skalierbarkeit und alles was kleiner ist als die kleinste benötigte "Einheit" hat praktisch nur Nachteile.

 

[isigrim]

Eine Frage dazu: Evtl. für Apple?
Mir ist bewusst, dass die Ausbeute in 7nm - sofern zutreffend - nicht übermäßig ist. Andererseits dürfte Apple starkes Interesse an einer leistungsfähigen GPU bei niedrigem Verbrauch haben.

 

[BosnaMaster]

MacBook, PS5, Xbox... hoffe aber die legen bei den Konsolen einen ordentliche CPU/GPU bei.

 

[Hill Ridge]

PS5, Xbox...

Also das kann man vollkommen ausschließen!

 

[Cyberfries]

Die Verbindungen innerhalb eines CCX laufen aber nicht über den IF und sind sehr viel schneller als die zwischen den einzelnen CCX, deshalb ist es trotzdem besser, mehr Kerne pro CCX zu haben, als mehr CCX pro Die.

Die CCX eines Die kommunizieren auch nicht per IF, sondern SDF. IF nur bei mehreren Die untereinander.
Abgesehen davon:
Eine Autobahn nützt nichts, wenn sie überbelastet ist, oder suboptimale Verbindungen schafft.
Die 28 nötigen Verbindungen in einem 8-Kern-CCX sind einfach zuviel.

Ein anderes Beispiel wo mehr schlecht ist, sind die Cache Stufen.
Warum nicht einfach alles in den schnellsten Cache, den L1?
Weil der dann viel zu stark ausgebremst würde.

 

[yummycandy]

Die CCX eines Die kommunizieren auch nicht per IF, sondern SDF. IF nur bei mehreren Die untereinander.
Abgesehen davon:
Eine Autobahn nützt nichts, wenn sie überbelastet ist, oder suboptimale Verbindungen schafft.
Die 28 nötigen Verbindungen in einem 8-Kern-CCX sind einfach zuviel.

Ein anderes Beispiel wo mehr schlecht ist, sind die Cache Stufen.
Warum nicht einfach alles in den schnellsten Cache, den L1?
Weil der dann viel zu stark ausgebremst würde.

Es gibt aber nur 3 GMI Punkte pro Zeppelin, müsste man also auch noch erweitern

 

[Taxxor]

Abgesehen davon:
Eine Autobahn nützt nichts, wenn sie überbelastet ist, oder suboptimale Verbindungen schafft.
Die 28 nötigen Verbindungen in einem 8-Kern-CCX sind einfach zuviel.

Nehmen wir doch mal ein Beispiel, in dem eine Aufgabe über 8 Kerne hinweg bearbeitet wird.

Bei zwei CCX nutzen je 4 Kerne untereinander die schnelle Verbindung, und zwischen den beiden wird es langsamer.

Bei zwei CCX mit je 8 Kernen kann auch alles über die schnellere Verbindung laufen.

Das Autobahn Beispiel dazu wäre dann 2 Autobahnen mit je 4 Streifen, die über eine Aus/Auffahrt verbunden sind gegenüber einer Autobahn, die auf 8 Streifen verbreitert wurde.

Bei 4CCX mit je 4 Kernen kann es dir passieren, dass in jedem CCX nur 2 Kerne mit schneller Latenz arbeiten und das ganze über 6 langsame Verbindungen zusammengeführt wird.

Also aus zwei 4- spurigen Autobahnen würdest du dann 4 4-spurige Autobahnen machen, bei denen die Fahrzeuge ständig über Aus- und Auffahrten wechseln müssen.

Ein anderes Beispiel wo mehr schlecht ist, sind die Cache Stufen.
Warum nicht einfach alles in den schnellsten Cache, den L1?
Weil der dann viel zu stark ausgebremst würde.

Wenn man 8 Kerne pro CCX hat, dann wird man auch dementsprechend 8 Cache Slices haben anstatt bisher 4.

 

[Hill Ridge]

Die CCX eines Die kommunizieren auch nicht per IF

Doch!

sondern SDF

Die Scalable Data Fabric (SDF) ist ein Teil der Infinity Fabric...
Infinity Fabric (IF) - AMD

 

[DonL_]

Eine Autobahn nützt nichts, wenn sie überbelastet ist, oder suboptimale Verbindungen schafft.
Die 28 nötigen Verbindungen in einem 8-Kern-CCX sind einfach zuviel.

Dann beantworte mir mal die Frage warum Intel einen 8 Kerner mit Ringbus herausbringt, bei AMD funktioniert das im CCX ähnlich, darüber hinaus hatte AMD mit Phenom X6 eine CPU, wo 6 Kerne wunderbar miteinander kommunizieren konnten!
Wenn AMD die Kern Anzahl im CCX erhöhen möchte, sehe ich da keine Probleme, ob es 2019-2020 schon sinvoll ist 12-16 Kerner in den Mainstream zu drücken, bezweifel ich!

Die CCX eines Die kommunizieren auch nicht per IF, sondern SDF. IF nur bei mehreren Die untereinander.
Abgesehen davon:

Natürlich kommunizieren die CCX auf einem Die über die InF!