user_zero schrieb:
Hmm, war die höhere TDP nicht sogar irgendwo in einer Folie von Lisa Su und einer Pressemeldung drin?
Für die Plattform AM5.
Es ist davon auszugehen, dass AMD bei Zen 4 die 170 W ausreizt. Aber wie und wann werden wir sehen.
Da gab es ja das peinliche Hin und Her ob die 170 W nun PPT oder TDP sind, Dass Robert Hallock zuerst die falsche Antwort gegeben hat, kann durchaus Gründe haben.
user_zero schrieb:
Also das 170 Watt jetzt offiziell möglich sind?
Das mit dem "möglich" ist so eine Sache. Möglich ist nur richtig, wenn dem zusätzlichen an Power auch ein Mehr an Performance gegenübersteht, z. B. + 66% Power und +45% Performance. Wenn für 5 % mehr Performance 66 % mehr Leistung verbraten werden, ist "möglich" nur im Sinne der Verwendung als Heizlüfter zutreffend.
Und das ist worauf ich raus will: man kann jetzt wild darüber spekulieren, ob nur geheizt wird. Oder man kann es in Ruhe abwarten.
Golden Joe schrieb:
Ich hatte eine Theorie für ZEN4+ :-)
5800X3D ist ein Machbarkeitsstudien.
Natürlich sind Milan-X und 5800X3D "Machbarkeitsstudien". Es sind die ersten Produkte bei denen AMD Hybrid Bonding verwendet. Hybrid Bonding ist eine der Basistechnologien für die Zukunft.
Golden Joe schrieb:
Kleine Stückzahlen, kein wirkliches high end und so kein großes Risiko.
Das Risiko steckt in den Entwicklungskosten. TSMC hat zwar die Prozessentwicklung getrieben, aber auch AMD hat ihr einiges in die Zusammenarbeit mit TSMC und in die Entwicklung investiert.
Hybrid Bonding ist einer der Pfeiler von Advanced Packaging bei AMD.
Golden Joe schrieb:
Bei ZEN4+ könnte AMD die L3 aus dem CCD streichen und komplett "extern" bauen. Vorteile: kleinere Dies und riesiger L3 bei allen Varianten.
Das hat Mike Clark für die Clients ganz klar verneint. Es ist für die PCs zu teuer.
Golden Joe schrieb:
Nachteil wäre der schlechtere Wärme-Fluss zum kühler. Außer der L3 Die sitzt nicht auf sondern under dem CCD.
Hier haben wir das Problem was ist oben und was ist unten.
Die ganzen schönen Infografiken von AMD zu 3D V-Cache sind falsch. Denn sie suggerieren die Rückseite des 3D V-Cache sitzt auf der aktiven Seite des CCD.
Das geht nicht weil auf diese Seite der CCD die Kontakte zum Substrat hat
Wie es tatsächlich umgesetzt hat es AMD in den Patent(anträgen) dargestellt:
aus US 2021/0183810 Bond Pads For Low Temperature Hybrid Bonding
Hier sind das Dummy-Silizium, mit dem oben eine Ebene Fläche erzeugt wird und der Wafer der dem ganzen die mechanische Stabilität verleiht nicht dargestellt.
Der Kühler kommt oben drauf.
CCD oben und Cache Die unten hat die besseren thermischen Eigenschaften, ist aber in der Herstellung viel aufwändiger weil alle Kontakte per TSV durch die Cache Dies und Dummy Silizium geführt werden müssten
Golden Joe schrieb:
Was beim Zen 4 nicht kommt, wäre beim Zen 4c denkbar.
Hier muss AMD die Fläche verringern ohne die Effizienz zu verschlechtern. Somit ist das Verkleinern des L3-Chaches keine Option.
Das komplette Verlagern des L3-Caches auf andere Dies wäre eine elegante Lösung. Bedeutet aber:
- keine Zen 4c für Clients
- Speicher auf Logic