News PCI Express: Entwicklungsstand bei PCIe 6.0 und PCIe 7.0

[WinnieW2]

Also was ich immer noch nicht so ganz nachvollziehen kann ist, dass beim Schritt von PCIe 5.0 auf 6.0 die Kodierung (von NRZ) auf PAM4 geändert wurde um die Datenübertragungsrate zu verdoppeln ohne die Signalfrequenz erhöhen zu müssen,
aber beim Schritt von PCie 6.0 auf 7.0 nun doch die Signalfrequenz verdoppelt werden soll, obwohl genau dieser Schritt eine Generation vorher vermieden wurde.

Ergänzung (15. Juni 2023)

Interessant, dass es 36db "Loss Budget" gibt. Bei einem 1,5V Pegel kommt da ja quasi nix mehr an...

Nun ja, in der Rundfunkempfangstechik hat man schon Erfahrungen mit den entsprechend niedrigen Pegeln. Geringer Pegel auf der Empfängerseite ist nicht das eigentliche Problem sondern Störungen welche dem Signal überlagert werden.
Die Frage die ich mir stelle: Beziehen sich die 36 dB Dämpfung auf Spannung oder Leistung?
Die 36 dB betreffen PCIe 5.0, soweit ich das mitbekommen habe.

 

[bensen]

Also, ich kann mich gut daran erinnern. Es waren weniger die SSDs, sondern dann die Chipssätze der Mainboards, die plötzlich wegen PCIe 4.0 zu heiss wurden.

Welcher Chipset wurde zu heiß?

Ergänzung (15. Juni 2023)

Auf einem X470 AMD Mobo - dafür reichen die Lanes halt einfach nicht.

Der x470 ist alt und war auch schon damals ne Krücke. Deswegen sagte ich ja, dass es heute extrem gut aussieht.
Heute hast du neben den x16 Slot für die Grafik noch weitere 24 PCIe 4.0 Lanes für SSDs etc. Wer mehr als 6 M.2 SSDs nutzt, muss sich dann nach Workstation Plattformen umsehen.

Ergänzung (15. Juni 2023)

X670 sollte in 7NM gefertigt sein und braucht genauso 14W.

Der x670 ist garantiert nicht in 7nm gefertigt.

 

[modena.ch]

Der x670 ist garantiert nicht in 7nm gefertigt.

Weil?

 

[eastcoast_pete]

Wär vielleicht auch interessant, die Datenraten bei PCIe 6 und v.a. 7 in Relation zu sehen mit den GT/s, die derzeit mit "normalem" DDR5 RAM in 2 Kanälen erreicht werden (können). Auch schon deshalb stimme ich denen zu, die PCIe 7 noch am ehesten in sehr schnellen Servern mit Beschleunigern und eventuell Internet Backbone Routern und Switches im Einsatz sehen. Denn sonst braucht man ja schon HBM2 oder 3, damit das RAM nicht zum Flaschenhals wird. Und die Verkabelung für externes PCIe 7 wird auch interessant werden. Sehr kurz und breit, oder alles gleich optisch? Was denkt ihr?

 

[Phoenix_29021]

Der x470 ist alt und war auch schon damals ne Krücke. Deswegen sagte ich ja, dass es heute extrem gut aussieht.
Heute hast du neben den x16 Slot für die Grafik noch weitere 24 PCIe 4.0 Lanes für SSDs etc. Wer mehr als 6 M.2 SSDs nutzt, muss sich dann nach Workstation Plattformen umsehen.

Kannst du mir das bitte erklären? ^^

Ich habe mich vor einer Weile mit AM5 befasst und das hier als den Status Quo gesehen:
https://images.anandtech.com/doci/17585/SoC_22.png

28 Lanes

Aber dann habe ich jetzt hier die Zahl 44 gefunden:
https://www.amd.com/en/chipsets/am5
Ich gehe mal stark davon aus, dass dies korrekte Infos sind.


Also hab ich (max) 44 - und 24 Gen5

Aha - ich hab grad was gutes gefunden:
Das Diagramm erklärt diie Usage sehr gut, jetzt hab ich das auch verstanden.

ALso hab ich mir umsonst sorgen gemacht dass bei einem neuen System die NVMes durch die Anzahl an verfübaren Lanes stark limitiert werden.

 

[bensen]

Weil?

Teuer und bringt nicht viel. Warum sollte man ihn in 7nm fertigen?

@Phoenix_29021
Genau, 28 sind nur die CPU (aber mit Chipset Uplink). 44 sind die ganze Plattform.
AMDs Tabellen sind da nie gut. Die Schaubilder zeigen es besser.
Bei Intel hat man noch ein paar mehr.

 

[aid0nex]

Macht PCIe6.0 überhaupt noch Sinn? Bis sich PCIe5.0 durchgesetzt hat steht PCIe7.0 ja schon an, warum dann noch auf 6.0 gehen?

Demnach könnte man immer weiter warten weil es immer etwas neueres, schnelleres, effizienteres und besseres geben wird.

 

[sikarr]

Demnach könnte man immer weiter warten ...

Es geht nicht ums warten, aber der Abstand zwischen 5.0 und 6.0 ist so gering das die Technik auch nicht wirklich ne Chance hat sich durchzusetzten also könnte man doch auch gleich zur 7.0 gehen und die 6.0 einfach überspringen.

 

[bensen]

Keine Ahnung was du mit durchsetzten meinst. Wenn ich ne schnelle SSD brauche kaufe ich die und warte nicht bis der Rest des Marktes auch eine kaufen will. Wenn man was schnelleres kaufen kann, was das System beschleunigt wartet man nicht noch weiterere drei Jahre.

 

[HerrRossi]

Für sowas gibt es eigentlich die HPC Plattformen, die haben Lanes genug.

Ja, aber leider wurde HEDT so teuer gemacht, dass für den Privatuser jeglicher Spaß durch die hohen Kosten zerstört wird. Ich habe ja nix dagegen, für mehr Features auch mehr zu bezahlen, aber doppelt so viel oder noch mehr zahle ich nicht.

Davon ab, musst ja dann die Komponenten mit kleineren neuen PCIe Interfaces immer neu anschaffen.

Ja, müsste man einmal, sehe ich aber nicht als KO-Kriterium an. Solche Karten werden aber gar nicht erst angeboten.

10 Gb Nic gibts bei den besseren Boards integriert.

Ja, gibt es, bei AM5 sogar "schon" für knapp unter 500 EUR und mit nur 2 brauchbaren Slots. Das kann sich ja gerne kaufen wer will, ich mache diese Preise nicht mehr mit und verzichte halt auf die Features.

 

[WinnieW2]

Wär vielleicht auch interessant, die Datenraten bei PCIe 6 und v.a. 7 in Relation zu sehen mit den GT/s, die derzeit mit "normalem" DDR5 RAM in 2 Kanälen erreicht werden (können).

Dual-Channel bezieht sich ja auf komplette RAM-Module.
Ein einzelner RAM-Chip hat bereits 8 I/O-Ports, und wenn sich 8 Chips auf einem RAM-Modul befinden dann sind das im Prinzip 64 "Lanes". Dual-Channel wären demnach 128 "Lanes".
Die I/O Taktfrequenz ist allerdings kleiner 4 GHz bei DDR5 RAM,
während die Taktfrequenz bei PCIe 4.0 - 8 GHz ist, und bei PCIe 5.0 u. 6.0 - 16 GHz.
Sollte die I/O Taktfrequenz bei PCIe 7.0 tatsächlich 32 GHz sein frage ich mich durchaus ob da überhaupt noch eine Übertragung per Kupferleiterbahnen über vernünftige Längen möglich ist.

 

[PS828]

der nutzen von 6.0/7.0 liegt Vorallem in Infiniband Verbindungen zwischen servern die sich Ressourcen teilen. hier kanns garnicht schnell genug gehen. mit 6.0 wird dann 1.6 TBit möglich sein über einen slot und mit 7.0.. wisster bescheid ist sehr gefragt und unfassbar wichtig.

nächste sache sind Speicherallocationen zwischen Beschleunigerkarten im HPC bereich, da kanns garnicht schnell genug gehen.

auch können speicher arrays aus U.3 oder sogar HDDs viel viel größer werden ohne bandbreitenlimits zu erzeugen. all das wird gebraucht um alles auf die nächste stufe zu heben.

 

[Bigeagle]

Was sich Leute beklagen dass Computerhardware schneller werden soll, pff
Alles unnötig, der 386er tuts noch.

Verstehe ich das richtig dass das ohnehin nur formale Spezifikationen sind und die technischen Details zur Umsetzung noch ausstehen? Es also theoretisch passieren könnte dass die PCIe 7 Specs finalisiert werden und sich dann herausstellt dass das technisch nicht sinnvoll umsetzbar ist?

@MichaG ich bin über den 'flit mode' gestolpert und auch nach dem englischen Wikipedia Artikel noch nicht viel schlauer. Vielleicht wäre ein Technikartikel darüber interessant. Ich dachte bisher die Kodierung bisher hatte auch elektrische Anforderungen, wie z.b. eine ähnliche Verteilung von Signalpegeln um effektive Gleichspannung auf der Signalleitung zu vermeiden. Wird das durch die Umstellung auf PAM mit Prüfsummen alles unnötig?

 

[WinnieW2]

Flit Mode hat nichts mit der PHY Ebene der Übertragung zu tun, sondern mit der Ebene Flow Control.
Es geht dabei darum dass alle Übertragungen ab PCIe 6.0 in Datenpakete mit CRC u. FEC als Anhang verpackt werden. Fehlerhafte Übertragungen können erneut angefordert werden.

https://de.wikipedia.org/wiki/Flit

 

[Weyoun]

Nein. Auch 400G Ethernet (und schneller) haben ja ein Media Independent Interface zwischen MAC und Phy.
Bei 400G Ethernet heißt das 400GAUI-8 and 400GAUI-16, und das nutzt wohl PAM4.

Kann man sogar Produkte zu kaufen, sind aber nicht günstig:
https://www.flexoptix.net/de/d-174hg-40.html

Es gibt verschiedene Konzepte bei 400 GBit-Ehternet:
https://www.ip-insider.de/was-ist-400gbe-400gbase-a-080d5ee660a6604320b5a9bc6e93fd73/
Fast alle hier genannten Übertragungsarten nutzen Optokoppler.

Zu 400GAU-16 konnte ich leider null Requirements finden. 40 km rein elektrisch gehen nach meinem Verständnis maximal über ein gut geschirmtes Koaxialkabel, dass dann aber auch ab und zu verstärkt werden müsste (wie beim Kabelnetz von Vodafone z.B.). Ich sehe aber nicht, dass diese GAU-8- oder GAU-16-Anschlüsse koaxial aufgebaut sind. Ich wüsste nicht, wie man der HF-bedingten hohen Dämpfung auf dem Kupferkabel bei nicht-koaxialem Aufbau nach bereits wenigen Metern entgegentreten will.

 

[TomH22]

Zu 400GAU-16 konnte ich leider null Requirements finden. 40 km rein elektrisch gehen nach meinem Verständnis maximal über ein gut geschirmtes Koaxialkabel

Die Schnittstelle ist nach meinem Verständnis die 400G Entsprechung zur (R)MII bei Fast Ethernet oder GMII bei Gigabit Ethernet. Sie ist also dafür gedacht, die paar Zentimeter vom Ethernet Chip zum Ethernet Phy zu überbrücken. Ich bin da aber auch nicht 100% sicher, weil wie Du schon gemerkt hast, sind öffentliche Infos zu dem Thema "dünn" gesät. Es ist also teilweise eine Vermutung meinerseits.

Das Kürzel "AUI" war ja mal in der Steinzeit des Ethernet die Schnittstelle zwischen Transceiver und MAC:
https://de.wikipedia.org/wiki/Attachment_Unit_Interface

Meine Annahme ist auch, dass das AUI in 500GAUI-8 eine Reminiszenz an diesen Begriff ist.

Und es würde auch passen, das man in der Industrie bestrebt ist, für verschiedene High-Level Protokolle ähnliche/gleiche Bitübertragungschichten zu verwenden.

 

[Che-Tah]

Ja schon, aber zwischen PCIe3.0 (2010) und 4.0 (2017) lagen 7 Jahre, bei 4.0 zu 5.0 (2019) nur 2 und von 5.0 zu 6.0 (2021) auch nur 2, während zur 7.0 schon wieder 4 Jahre geplant sind (2025).

Ja, ist doch eindeutig das PCI 5.0 der kurzlebigste Standard von allen ist.

 

[HerrRossi]

Die Zeit, in der Endanwender wie wir PCIe 5.0 voll auslasten, liegt noch in weiter Ferne.