News Zen-5-Prozessor: Samples von AMD Eypc 9005 „Turin“ im Umlauf

[BAR86]

Intel war auch 7 Jahre "On Track" bei 10nm. On Track, dass Meteor und LGA 1851 Okt. 2023 kommt. Meteor wäre eine Lachnummer geworden für den Desktop. Und weil Meteor nicht so geworden ist, wie Intel ständig wiederholt, auf dem Weg zu sein, genauso kann auch Arrow alles sein. Also auch nicht auf dem Weg, die erhofften Ergebnisse nicht bringt.

Alles richtig.
Tatsächlich ist man qber jetzt mehr "on track" als noch vor 10 Jahren (14nm bzw Broadwell). Zwar nicht nach den alten, originalen Plänen aber zumindest nahe an den jüngeren Ankündigungen.
Ice Lake war Jahre zu spät und kam dann nur recht kurz. Cannon Lake sowieso.
Meteor Lake ist auch deutlich zu spät (ist schon Jahre fertig, lief schon 2021 in den Laboren)

Grund ist, dass man a) nun einige langwierige Entwicklungen zusammengestaut hat und nun wirklich endlich aus der Tür kriegt und b) dass man eh kleinere Sprünge einplant und nicht mehr so große, Riskante.
Ursprünglich war ja Intels 10nm Prozess mit der doppelten Dichte von 14nm gedacht und Intels 7nm Prozess (das wäre heute der Intel 3) sogar mit 2,5x Transistordichte. Das erreicht man vielleicht am Ende auch, aber man macht das galt auf mehrere Zwischenschritte, so wie halt bei 10nm, wo es insgesamt dann 4 -5 Varianten gab

Letztlich wieder einmal ein Glücksfall für AMD. Ryzen 7000 steht nur deswegen gut da, weil Intel als jahrzehntelanger Marktführer und Technologieführer wieder einmal nicht in der Spur ist.

ja: hnlich wie mit dem Pentium 4 vs Athlon 64 fallen gerade eine Schwächeperiode von Intel mit einer starken von AMD zusammen.
Wär Intel nicht Jahre zu spät mit den Prozessen (10nm in 2016, 7nm AKA "Intel 3" in 2018), könnte Zen natürlich jetzt weniger glänzen.
Für uns Kunden ist das natürlich in vielerlei Hinsicht ein Glücksfall, ein Technologiewettrennen zwischen 2 Firmen wirft halt bessere Produkte für weniger Geld ab (zumindest in der Theorie)

Sinnvoller erscheint mir, weder der einen noch der anderen Seite irgendeine emotionale Wärme zu geben. Lieber gemeinsam mit dem virtuellen Stöckchen beiden auf den Finger klopfen.

Das sowieso. Es ist halt irgendwie in uns innewohnend, dass wir Firmen menschliche Werte zuordnen. So wird Intel gerne als gierig dargestellt, AMD hat (noch) den Ruf des Samariters. Tatsache ist, dass beide Firmen möglichst viel Geld aus uns rausquetschen wollen.

Ergänzung (18. Dezember 2023)

https://www.computerbase.de/forum/t...fuer-die-zukunft.2174595/page-3#post-28919327

äh danke, schätze ich?
Was verschafft mir die Ehre?

 

[foofoobar]

Es gab übrigens einen Vortrag von Forrest Norrod zu den Herrausvorderungen von AI. Eine ist ja, dass die ganzen Kisten irgendwo hingestellt werden müssen. Forrest Norrod hat die alten Folien von der Präsentation von Genoa herausgekramt und mit der Dichtesteigerung von Genioa geprotzt.

Reichen 0,3GW?

https://www.wustermark.de/wirtschaft/rechenzentrum/

 

[C4rp3di3m]

Mir gefällt es habe ja sozusagen einen Kind davon und seine Hoheit ist Brutal unterwegs hier

 

[foofoobar]

Das sowieso. Es ist halt irgendwie in uns innewohnend, dass wir Firmen menschliche Werte zuordnen. So wird Intel gerne als gierig dargestellt, AMD hat (noch) den Ruf des Samariters. Tatsache ist, dass beide Firmen möglichst viel Geld aus uns rausquetschen wollen.

Bisher legt AMD jedenfalls nicht für jedes weitere Feature eine eigene und teurere SKU auf.
Oder bringt wie Intel Chips raus denen lange etablierte Features (64Bit, AVX) auch komplett fehlen, also nicht per Sicherung abgeschaltet.

 

[DevPandi]

Ich würde mit solchen Aussagen verflucht vorsichtig sein.

Allgemein sollte man mit IPC-Einschätzungen vorsichtig sein. Bei den Änderungen, die für Zen 5 kursieren, sind 20 % bis 30 % zu erwarten.

Was am Ende ankommt, hängt von vielen Faktoren ab.

Bulldozer war auch eine komplett neue Architektur.

Ja und Nein. Es kommt darauf an wie man dran geht. Weder Bulldozer noch Zen waren wirklich vollständig neue Architekturen. In Bulldozer sind K7 Gene und in Zen ebenso.

Weder Intel, noch AMD noch andere Anbieter entwickeln - sofern sie nicht neu auf den Markt kommen - vollständige neue Architekturen.

Denn Golden- bzw. Raptor Voves siehst du den P6/Pentium Pro auch noch an.

Es wird immer Stück für Stück verbessert.

Alleine dass sie es immer noch Zen nennen, zeigt eigentlich schon, dass es nichts komplett neues sein wird, sondern wie alle anderen Zens davor, eben eine mal mehr und mal weniger starke Evolution.

Spätestens wenn die ersten Blockdiagramme da sind, wird man K7 und Zen auf jeden Fall erkennen.

Es wird stärkere Änderungen geben, am Ende ist es dann aber doch Zen/K7 auf Steroide.

Vermutlich wird ein 5/6-Wide Decoder kommen, eine 5 ALU und ggf. wird die Load/Store-Arichtektur angepasst. Dazu Änderungen an den L1-Caches und Vorbereitungen auf AVX10 und die 32 Register-Erweiterung im „INT-Teil“.

Die Siliziumfläche steigt ja ebenfalls, also ist das nun kein Problem.

Zu mal die Entwickler auch bei den Prozessen entscheiden können, wie dicht sie am Ende wirklich packen.

zen5 wird komplett neu.

Nein, das wage ich zu bezweifeln. Komplett Neu wäre das ein vollständiges Re-Design, das ist mehr als unwahrscheinlich.

Eine wirklich komplett neue Architektur ist ein sehr hohes Risiko, das geht keiner mehr ein.

 

[CDLABSRadonP...]

Das könnte übrigens exakt ein Grund sein, das normale Zen 5 CCD in 4nm zu produzieren (weil das SoIC können muss für V-Cache und eventuell auch den Nachfolger der MI300), während Zen 5c nicht gestacked werden soll und somit sofort in 3nm produziert werden kann.

Was (die Auslegung von Zen5C auf V-Cache-los) aber ein Fehler wäre. Denn mit eingeplantem V-Cache ließe sich noch mehr Cache aus den eigentlichen DIEs schmeißen und sie damit weiter verschlanken, gleichzeitig die Effizienz noch weiter steigern.

 

[Alesis]

Tatsächlich ist man qber jetzt mehr "on track" als noch vor 10 Jahren

Nicht Intel, sondern die Teile, welche bei TSMC gefertigt werden. Meteor ist deswegen nicht gekommen, weil Intel nicht auf dem Weg ist.

Wär Intel nicht Jahre zu spät mit den Prozessen (10nm in 2016, 7nm AKA "Intel 3" in 2018), könnte Zen natürlich jetzt weniger glänzen.

Wäre Coffe Lake in 10nm gekommen, hätten wir eher kein AMD mehr. Doch überraschend konnte sogar GloFo 14nm ganz gut gegen Intels ausgereizte 14nm bestehen.

Meteor 10nm taugt nicht für den Desktop und somit bekommt AMD ganz viel Luft bis zur Zen 5 Bescherung. AMD hat mit Phoenix viel Zeit liegen lassen, KI klopft an jede Tür, RDNA3 ist klar der Verlierer und RTX als Gewinnerin bestimmt VRAM und Preise.
Insofern wieder einmal Glück für AMD. Das Zugpferd Ryzen steht nun nicht seit Okt. 2023 unter Druck, sondern glänzt sogar noch mehr, durch die Umbenennung Raptor 13000 in 14000.

Wir, als Menschen zufällig am richtigen Ort geboren zu sein, haben beliebige Möglichkeiten für unseren Wunsch-PC.
Doch einen Ryzen 7000 ein Jahr länger als Ryzen 8000 laufen zu lassen, weil Zen 5 nicht für den Desktop gut genug geworden ist, dürfte AMD sich nicht leisten. Intel kann es sich offensichtlich noch leisten.

Aber Intel lernt halt keine Demut

Für mich ist AMD kein Samariter. Natürlich ist AMD keine geläufige Erklärung für den Begriff Demut, aber Intel kennt dieses Wort überhaupt nicht. Und hinter dem Namen Intel stehen Persönlichkeiten die diese Ausstrahlung zu verantworten haben.

 

[IBISXI]

Mit manuellen Tweaks im BIOS konnte ich diese Spannung nun stabil von 1,25 V auf 0,96 V herabsetzen, wodurch das SoC nun etwa 8 Watt statt 16-20 Watt im Idle zieht.

Das wäre für mich auch interessant.
Hast Du weitere Infos dazu? Gibt es einen Guide dazu?

 

[N0Thing]

Aber warum sollte man eine bessere Fertigung vortäuschen?

Ich habe in weniger technologieaffinen Stellen wie den Steam-Foren gelesen, dass Grafikkarten von Nvidia empfohlen werden, weil deren Chips in 4N hergestellt werden und deshalb neuer und besser seien, als die Chips von AMD in 5nm.

Ich sehe da zwar kein Vortäuschen, aber eventuelle Missverständnisse nimmt man sicher gerne mit.

 

[SaschaHa]

Hast Du weitere Infos dazu? Gibt es einen Guide dazu?

Mir ist keiner bekannt. Aber ich hatte letztes Jahr, als ich mir den PC zusammengestellt habe, eigentlich vor, einen Thread dazu zu erstellen. Aufgrund zeitlicher und privater Gegebenheiten kam ich dann leider nicht dazu und hatte danach keine Lust mehr. Ggf. hole ich das aber in den Feiertagen nach, dann inklusive meiner bisherigen Erfahrungen mit AM5. Wird dann aber weniger ein Guide sein, als eher ein Erfahrungsbericht mit Vergleich zu meinem alten Retro-System (X38, Q6600, DDR2, etc.).

 

[Ayo34]

Ich habe in weniger technologieaffinen Stellen wie den Steam-Foren gelesen, dass Grafikkarten von Nvidia empfohlen werden, weil deren Chips in 4N hergestellt werden und deshalb neuer und besser seien, als die Chips von AMD in 5nm.

Ich sehe da zwar kein Vortäuschen, aber eventuelle Missverständnisse nimmt man sicher gerne mit.

Am Ende kommt es auf Leistung, Effizienz und Features an und da ist Nvidia vorne. Mir wäre ziemlich egal ob Nvidia das mit 10nm oder 5nm schafft.

Ich sehe übrigens in die Generation auch keinen großen Unterschied in der Fertigung. Ist eben 5nm bei TSMC...

 

[stefan92x]

Was (die Auslegung von Zen5C auf V-Cache-los) aber ein Fehler wäre. Denn mit eingeplantem V-Cache ließe sich noch mehr Cache aus den eigentlichen DIEs schmeißen und sie damit weiter verschlanken, gleichzeitig die Effizienz noch weiter steigern.

Das ist nicht unbedingt gegeben, aus mehreren Gründen:

• TSVs um Cache stapeln zu können brauchen Platz auf dem Die
• vermutlich aus thermischen Gründen stapelt AMD nur Cache auf Cache, nicht auf Core, wenn man Cache aus dem Die wirft, fehlt der Platz auf den man mehr Cache stapeln kann
• Nicht alle Anwendungen profitieren von mehr Cache, dementsprechend steigt auch nicht unbedingt die Effizienz

Natürlich wäre es schön, auch Zen 5c mit V-Cache bekommen zu können, aber zumindest mein Bauchgefühl ist, dass sich das mit dem Ziel maximaler Density zu stark beißt.

Ergänzung (18. Dezember 2023)

Nicht Intel, sondern die Teile, welche bei TSMC gefertigt werden. Meteor ist deswegen nicht gekommen, weil Intel nicht auf dem Weg ist.
Doch einen Ryzen 7000 ein Jahr länger als Ryzen 8000 laufen zu lassen, weil Zen 5 nicht für den Desktop gut genug geworden ist, dürfte AMD sich nicht leisten.

Und doch macht AMD genau das mit Phoenix und dem Refresh Hawk Point, wenn auch im Laptop. Beide sind ungefähr gleichauf (je nachdem welchen Aspekt man betrachtet), sowohl Mobile als auch Desktop, dementsprechend können sich beide einen Refresh leisten (Intel Desktop, AMD Mobile), bis der nächste richtige Schritt vorwärts kommt, und das wird bei beiden spät 2024 kommen.

Eigentlich kann man sogar sagen, dass AMD es sich gerade leisten kann, nicht einmal einen Refresh bringen zu müssen als Reaktion auf Intels 14000er.

 

[JoeyTai]

Bin richtig gespannt auf die Dinger. Und dann darauf was bei Workstation- und Desktopmaschinen dann noch ankommt.

 

[peru3232]

Vermutlich müsstest du da die Kernzahlen tauschen - alles deutet darauf hin, dass das Zen 5 CCD wieder 8 Kerne bekommt und das Zen 5c wieder 16. Bei weiterhin zwei Chiplets (es gibt wenig bis keinen Grund für AMD, das zu ändern) wäre ein solches Modell mit IOD, Zen 5c CCD, Zen 5 CCD + V-Cache möglich. 24c/48t wie von dir gewünscht, aber nur 8 schnelle Kerne statt 16. Und ich würde mich gar nicht mal sehr wundern, wenn das tatsächlich kommen sollte.

Prinzipiell elegant, wird aber auf keinen Fall so kommen - bei Zen4 ist ja auch nur deswegen nur 1 CCD mit dem Zusatzcache versehen worden, dass der 2. CCD die hohen Turbowerte der Normalversion auch halten kann. Mit einer derartigen Konstellation verliert man diesen Vorteil wieder. Der eine CCD kann wegen dem Cache nicht so hoch boosten, der andere wegen der Architektur.
Eine Kombination wäre natürlich schon denkbar, aber sicher nur ohne V-Cache

Was (die Auslegung von Zen5C auf V-Cache-los) aber ein Fehler wäre. Denn mit eingeplantem V-Cache ließe sich noch mehr Cache aus den eigentlichen DIEs schmeißen und sie damit weiter verschlanken, gleichzeitig die Effizienz noch weiter steigern.

Ja, darüber hinaus wäre es sogar mMn sinniger, eher bei den "normalen" Kernen auf den V-Cache zu verzichten - die werden durch den Cache taktmäßig beschnitten - die c Kerne können per Design schon nicht so hoch boosten, würden daher wohl deswegen nicht begrenzt werden müssen und könnten so noch viel mehr profitieren... also zumindest abseits der Spielerblase

 

[CDLABSRadonP...]

• TSVs um Cache stapeln zu können brauchen Platz auf dem Die

Ja. Aber Platz, der eben unterm Strich durch den rausgeschmissenen Cache mehr als ausgeglichen wird.

• vermutlich aus thermischen Gründen stapelt AMD nur Cache auf Cache, nicht auf Core, wenn man Cache aus dem Die wirft, fehlt der Platz auf den man mehr Cache stapeln kann

Da die kompakten Kerne geringer takten, ist das gerade dort ein geringeres Problem.

• Nicht alle Anwendungen profitieren von mehr Cache, dementsprechend steigt auch nicht unbedingt die Effizienz

Cache aus dem Kern zu werfen sorgt aber dafür, dass der restliche Cache geringere effektive Latenzen haben kann.

Einmal an Zen 4C vorgeführt: Aktuell sind es 32MiB. Die Variante wie oben wäre: Nur noch 16MiB, aber mit TSVs und 32MiB V-Cache obendrauf. Oder vielleicht, falls möglich, auch 48MiB drauf.

 

[Rockstar85]

Nein, das wage ich zu bezweifeln. Komplett Neu wäre das ein vollständiges Re-Design, das ist mehr als unwahrscheinlich.

Eine wirklich komplett neue Architektur ist ein sehr hohes Risiko, das geht keiner mehr ein.

Da bist du dann eher die Fachfrau, was ich bisher auch über die bekannten Kanäle sehe, würde ich von einem Tick (um bei Intel zu bleiben) reden. Ich glaube, dass AMD wie du schon sagtest, die Decoder und die Pre-Fetches verbessern wird und ggf sehen wir eine Änderung am L3, weil man langfristig 3D Cache als Standard etablieren würde. ggf sehen wir ja mit Zen5 was man in Mi300 sieht, also 3D Cache als Träger unterhalb des Ciplets.. Abwarten


Ich bin gespannt, wie gut Phoenix2 mit 4C im Desktop wird.. Zeit wirds.

 

[CDLABSRadonP...]

Prinzipiell elegant, wird aber auf keinen Fall so kommen - bei Zen4 ist ja auch nur deswegen nur 1 CCD mit dem Zusatzcache versehen worden, dass der 2. CCD die hohen Turbowerte der Normalversion auch halten kann. Mit einer derartigen Konstellation verliert man diesen Vorteil wieder. Der eine CCD kann wegen dem Cache nicht so hoch boosten, der andere wegen der Architektur.

Der Hauptgrund ist nach wie vor, dass die Dual-CCD-V-Cache-Prototypen im Desktopbetrieb nicht vernünftig mit dem Cache umgehen konnten. Sie nahmen sich gegenseitig Cache weg.

Der aktuelle Aufbau ist nur aus der Not heraus geboren worden. Ein wirklicher Vorteil ist das mit dem höheren Takt des V-Cache-freien CCDs auch nicht. Das sind typische Marginalo-Beträge* und so wie viel Marketing wie z.B. 13900K vs 13900KS.

Ja, darüber hinaus wäre es sogar mMn sinniger, eher bei den "normalen" Kernen auf den V-Cache zu verzichten - die werden durch den Cache taktmäßig beschnitten - die c Kerne können per Design schon nicht so hoch boosten, würden daher wohl deswegen nicht begrenzt werden müssen und könnten so noch viel mehr profitieren... also zumindest abseits der Spielerblase

*Entsprechend ist meiner Meinung nach auch diese Idee nicht sinnig.

 

[fdsonne]

Einmal an Zen 4C vorgeführt: Aktuell sind es 32MiB. Die Variante wie oben wäre: Nur noch 16MiB, aber mit TSVs und 32MiB V-Cache obendrauf. Oder vielleicht, falls möglich, auch 48MiB drauf.

Bei wenn dann er anders herum, Cache unten und Cores drauf stapeln.
In wie weit sich das bei so winzigen Chiplets aber lohnt, ist eine ganz andere Frage. Sooooo riesig ist der Cache auch nicht, selbst wenn man das in 32MB beibehält.

Sofern sich zudem noch der Corecount verdoppelt, als C Kern dann also 16C pro CCD, ergibt das mit dem riesigen Cache gleich doppelt keinen Sinn, denn dann packt man den IO Part mit in den CCD und spart sich überhaupt die Notwendigkeit da mit großen Caches die lagme IF auszugleichen.
Ne APU bauen sie so oder so, native ohne NCM wird das wahrscheinlich auch, da ist die halbe Miete schon drin.
Ob das ewig so bleibt mit der winzig GPU in den CPUs wenn man parallel weiterhin APUs bringt, ist auch fraglich. Mit fiktiven 16C APUs gibts da gar nicht mehr wirklich nen Grund dazu.

Phoenix skaliert schon sehr gut, 5GHz Boost bei ausreichend Powerbudget. 54W unter Volllast Package Power machen 4,2-4,3GHz bei schlechter Kühlung im Allcore. Das ist fast Zen3 5800X Niveau, der das bei mehr als doppeltem Verbrauch gerade so hinbekommt. Oder um die 60-65W für 4,5GHz.
Natürlich fehlen da noch 10% zu den großen Desktop CPUs, aber wirklich viel ist das nicht... Neuer Prozess, verbesserte Architektur, ...

Der Hauptgrund ist nach wie vor, dass die Dual-CCD-V-Cache-Prototypen im Desktopbetrieb nicht vernünftig mit dem Cache umgehen konnten. Sie nahmen sich gegenseitig Cache weg.

Welchen Cache soll sich da gegenseitig weggenommen werden?
Das erbibt keinen Sinn, da es einfach nur mehr Cache ist. Ein Dual CCD Prozessor mit 2x32MB nimmt sich auch keinen Cache weg, zudem das technisch auch Quark ist. Der Cache ist ein Zwischenspeicher um Datentransfers über die IF zu minimieren, wird der voll, gehts in den RAM und nicht in den anderen CCD.

 

[CDLABSRadonP...]

Das erbibt keinen Sinn, da es einfach nur mehr Cache ist. Ein Dual CCD Prozessor mit 2x32MB nimmt sich auch keinen Cache weg, zudem das technisch auch Quark ist. Der Cache ist ein Zwischenspeicher um Datentransfers über die IF zu minimieren, wird der voll, gehts in den RAM und nicht in den anderen CCD.

Hier findest du eine Erwähnung aus diesem Jahr:

Alverson and Mehra didn’t disclose AMD’s exact reasons for not shipping out 12-core and 16-core Ryzen 5000X3D CPUs, however, they did highlight the disadvantages of 3D-VCache on Ryzen CPUs with two CCD, since there is a large latency penalty that occurs when two CCDs talk to each other through the Infinity Fabric, nullifying any potential benefits the 3D-VCache might have when an application is utilizing both CCDs.

Gab auch schon frühere ähnliche Statements.
https://www.tomshardware.com/news/amd-shows-original-5950x3d-v-cache-prototype

 

[stefan92x]

Das heißt aber nicht, dass die sich gegenseitig Cache wegnehmen, sondern letztlich, dass es nicht schneller ist, auf den Cache des anderen Chiplets zuzugreifen als direkt auf den RAM. Und wenn der Chip durch seinen Aufbau und das durchreichen von Threads von Core zu Core dieses Szenario erleichtert, geht der Vorteil durch den V-Cache schnell dahin. Letztlich ist das ein Scheduling-Problem, das nicht auftritt, wenn Threads auf dem gleichen Chiplet bleiben (und das wird deutlich erleichtert, wenn die CCD sich unterscheiden)