Northstar2710 schrieb:
Interessant ist das bei gleicher Fläche 33% - 50% mehr Kerne bei Epyc zum Vorgänger. Da bin ich gespannt .
Die Siliziumfläche steigt ja ebenfalls, also ist das nun kein Problem.
Auf dem Substrat ist auch noch genügend Platz für weitere Chiplets.
Der kritische Punkt ist aber, wie es mit den Leiterbahnen aussieht?
Zu diesen unsäglichen Prozess Hick Hack
Ich finde die ganze Diskussion überflüssig. Alles sind Prozessvarianten im 5 nm Node. Manche haben "4" im Namen andere haben "5" im Namen. Nur für wenige Prozessvarianten hat es TSMC für notwendig befunden eine Pressemitteilung rauszugeben.
Folgene Folien hat
TSMC 2022 auf dem Technology Symposium vorgestellt:
Man bekommt bei 0,55 V und 0,75 V andere Werte für Frequenzsteigerung und Verbrauchsreduktion
Das ist die schon oft gezeigte Folie für FinFET.
Sie zeigt wie die 3 Bibliotheken von N3E im Vergleich zur HD-Bibliothek von N5 verhalten.
N5 hat natürlich auch eine HP Bilibothek und man müsste N3E 3-2 Fin eigentlich mit der HP Bibliothek vergleichen. Das erklärt die geringe Flächenreduktion und relativiert die Performancesteigerung.
Auf was ich heraus will ist, dass für Bibliotheken Kurven vorliegen. Selbst beim Verwenden derselben Bibliothek haben die Chipdesigner Spielraum und können höhere Frequenzen durch mehr Fläche erreichen oder durch Verzichten auf Frequenz Fläche einsparen.
Wenn Zen 5 draußen ist werden wir höffentlich gescheite Infos von AMD zu Diegröße bekommen und bei den Benchmarks sieht man was das alles gebracht hat. Aber aus diesen Daten können wir trotzdem nur raten welche Prozessvariante AMD verwendet hat.
stefan92x schrieb:
Das könnte übrigens exakt ein Grund sein, das normale Zen 5 CCD in 4nm zu produzieren (weil das SoIC können muss für V-Cache und eventuell auch den Nachfolger der MI300), während Zen 5c nicht gestacked werden soll und somit sofort in 3nm produziert werden kann.
Ja, es ist theoretisch möglich.
Aber Du kannst es auch anders sehen, Du machst mit dieser Entscheidung deine Mainstream Server schlechter. Es soll auch Leute geben, die mit ihren Ryzen-Kisten nicht spielen.
Was beim MI300 Nachfolger eigentlich zählt sind die XCDs. Hier ist nun die Frage mit welcher Kadenz AMD weiter macht.
stefan92x schrieb:
Andererseits ist MI300A im SH5-Sockel ein brandneues Quad-Sockel-System von AMD. Das ist natürlich ein völlig anderes Produkt, aber doch ein interessanter Gegenentwurf.
Hier hat man den Speicher on package. Und es ist der Node eines Supercomputers.